[VHDL编程] VGA(FPGA)

说明：基于FPGA的VGA工程文件以及相应的参考资料-FPGA-based VGA engineering documents and the corresponding reference
<高天天> 在 2024-11-16 上传 | 大小：4.04mb | 下载：0

[VHDL编程] Verilog

说明：着是一本主要介绍verilog HDL的书籍 希望对大家有用处-Is introduced with a verilog HDL books I hope to be useful
<卢平> 在 2024-11-16 上传 | 大小：4.03mb | 下载：0

[VHDL编程] e_pro_restored

说明：2011年电子设计大赛e题《简易数字信号传输分析仪》verilog源代码，分信号源和分析仪两部分-2011 electronic design competition e question the simple digital signal transfers analyzer "verilog the source code, and the points the signal source and the two parts ana
<郭冰冰> 在 2024-11-16 上传 | 大小：4.05mb | 下载：0

[VHDL编程] sin_quartus9.0

说明：用Verilog实现不同相位的正弦波波形输出，使用到ROM查表方式，对不同相位的地址进行合成后查表得到不同相位的正弦波。-Implementation of Sine wave output with different phase.
<俞少迪> 在 2024-11-16 上传 | 大小：4.04mb | 下载：0

[VHDL编程] fenpin

说明：用verilog语言设计了一个分频器，晶振频率为50MHz(A frequency divider is designed in Verilog language. The frequency of crystal oscillator is 50MHz)
<vsslms > 在 2024-11-16 上传 | 大小：4.05mb | 下载：0

[VHDL编程] 10_rom_test

说明：rom ip核的配置，以及测试文件，适合初学者使用。(ROM IP core configuration, as well as test files, suitable for beginners to use.)
<声声不洗 > 在 2024-11-16 上传 | 大小：4.04mb | 下载：0

[VHDL编程] temper_test

说明：通过Verilog实现用DS18B20温度传感器用MAX7219驱动8个数码管显示。（MAX7219驱动程序也在里面）。实验用EP4CE22F17芯片实现。(Through Verilog realize with DS18B20 temperature sensor, drive 8 digital tube display with MAX7219. (the MAX7219 driver is also inside). Expe
<y1a2n3g4 > 在 2024-11-16 上传 | 大小：4.04mb | 下载：0

[VHDL编程] rom_test

说明：rom读写实验，实现FPGA内部rom数据存取(rom read and write,this is a good document for study FPGA verilog)
<konan007 > 在 2024-11-16 上传 | 大小：4.05mb | 下载：0

[VHDL编程] 10_rom_test

说明：讲解赛灵思Spartant_6系列FPGA的ROM IP核的调试过程，供大家参考学习(Explain Xilinx Spartant_6 Series FPGA ROM IP core debugging process, for your reference learning)
<棋墨黑白> 在 2024-11-16 上传 | 大小：4.04mb | 下载：0

[VHDL编程] fp

说明：通过quartus2软件使用VHDL语言将输入频率分频的程序(divide the frequency)
<dsfdgds> 在 2024-11-16 上传 | 大小：4.05mb | 下载：0

[VHDL编程] LDPC

说明：LDPC编码的硬件代码,可在modelsim上验证(verilog code for ldpc encode)
<邹润秋> 在 2024-11-16 上传 | 大小：4.04mb | 下载：0

[VHDL编程] 4对1复用器

说明：设计一个4对1复用器（输入：I3 I2 I1 I0，输出：F ，另有两个输入控制端S1与S0控制输出选择），真值表如图1。 S1 S0 F 0 0 0 1 1 0 1 1 I0 I1 I2 I3
<3534800699@qq.com> 在 2022-04-26 上传 | 大小：4.04mb | 下载：0