[VHDL编程] Verilog

说明：Verilog教程，不知道没有人传过-Verilog tutorial, I do not know and no one had Biography
<小罗> 在 2024-11-15 上传 | 大小：4.01mb | 下载：0

[VHDL编程] VHDLProgram36MHz

说明：可以受上位机控制的通过fpga的视频信号发生器程序，可控制屏幕上产生各种运动图像-Can be controlled by the host computer through the FPGA of the video signal generator procedures, can control the screen images have a wide variety of sports
<xianchunwwang> 在 2024-11-15 上传 | 大小：4.01mb | 下载：0

[VHDL编程] flahvhdl

说明：一个用ＶＨＤＬ语言编写的ＦＬＡＳＨ，在ＦＰＧＡ上实现过，容量可灵活设置，视实际应用及ＦＰＧＡ资源-A VHDL language using FLASH, in the FPGA to achieve that capacity can be flexibly set, depending on the actual application and FPGA resources
<watson> 在 2024-11-15 上传 | 大小：4.02mb | 下载：0

[VHDL编程] CPLDFPGA

说明：怎么编程设计好CPLD，外文资料，对学CPLD/FPGA的人应该有帮助的-Programming how good CPLD, foreign language materials, learning CPLD/FPGA of the people should be helpful
<漫漫> 在 2024-11-15 上传 | 大小：4.02mb | 下载：0

[VHDL编程] Verilog

说明：这是Verilog HDL硬件描述语言的很好的学习资料，很值得学习！-This is a Verilog HDL hardware descr iption language, a good learning materials, it is worth learning!
<杨光> 在 2024-11-15 上传 | 大小：4.01mb | 下载：0

[VHDL编程] d

说明：实现了基于CycloneII的信号相位、频率测量-Achieve a signal based CycloneII, phase, frequency measurement
<王君> 在 2024-11-15 上传 | 大小：4.01mb | 下载：0

[VHDL编程] Synopsys_90nm_lib_course-OpenSPARC

说明：开源可扩充处理器架构.源代码Synopsys_90nm_lib_course-OpenSPARC_labs_final_041509-Synopsys 90nm lib course-OpenSPARC labs final 041509
<http> 在 2024-11-15 上传 | 大小：4.01mb | 下载：0

[VHDL编程] ARM_register

说明：ARM寄存器的设计，南京大学计算机系计算机组成原理实验内容-ARM register designs, Nanjing University Department of Computer Science, Principles of Computer Organization experiment content
<sunying> 在 2024-11-15 上传 | 大小：4.01mb | 下载：0

[VHDL编程] Chzc

说明：本程序用FPGA的实现出租车计费系统，用七段数码显示管显示费用。-The program with FPGA taxi billing system cost segment digital display tube display.
<张志强> 在 2024-11-15 上传 | 大小：4.01mb | 下载：0

[VHDL编程] _Modelsim

说明：modelsim仿真软件使用的参考基本例程-modelsim reference software routines
<lwy> 在 2024-11-15 上传 | 大小：4.01mb | 下载：0

[VHDL编程] cntCode

说明：通用计数器程序，便于初学者掌握verilog HDL语言的进行计数器设计原则(General counter program is easy for beginners to master the counter design principles of Verilog HDL language.)
<victorfan2017> 在 2024-11-15 上传 | 大小：4.01mb | 下载：0

[VHDL编程] 串口电压表VHDL

说明：使用 AD 转换器 TLV1570，将 0－2.5V 的电压转换成 10 位二进制结果，再将 10 位二进制结果转换成 4 位 BCD 码 （整数部分 1 位，小数部分 3 位），并通过 UART 串口将数据送上位机 （电脑）进制显示(Serial port voltmeter)
<LB明> 在 2024-11-15 上传 | 大小：4.02mb | 下载：0