[VHDL编程] YINYUEBOFANGQI

说明：本程序是一个基于VHDL的音乐播放器学习资料，适合初学者学习-YINYUE BO FANG QI
<何言明> 在 2024-11-16 上传 | 大小：4mb | 下载：0

[VHDL编程] verilog_code

说明：verilog的大量实例，可以供初学者使用-a large number of instances of verilog
<haha> 在 2024-11-16 上传 | 大小：4mb | 下载：0

[VHDL编程] XilinxAdvancedFPGACourse

说明：xilinx官方推出的基于xilinx FPGA的高级设计的教程，适合较高级别的FPGA开发人员参考和学习。-xilinx the official launch of the advanced design based on xilinx FPGA tutorial, suitable for a higher level of FPGA developers to reference and learning.
<wuyedeniao> 在 2024-11-16 上传 | 大小：3.99mb | 下载：0

[VHDL编程] add-an-IP-to-EDK-hardware-design

说明：EXCD-1 可编程片上系统 实验例程中的EDK部分 功能：添加一个IP 到硬件设计-EXCD-1 programmable system on chip experimental part of the routine to add an IP to EDK hardware design
<魏帅> 在 2024-11-16 上传 | 大小：3.99mb | 下载：0

[VHDL编程] t48u_latest.tar

说明：The T48 μController core is an implementation of the MCS-48 microcontroller family ar-chitecture. While being a controller core for SoC, it also aims for code-compatability and cycle-accuracy so that it can be used as
<ke> 在 2024-11-16 上传 | 大小：4.01mb | 下载：0

[VHDL编程] PCF8591VHDL-CODE

说明：PCF8591vhdl语言实现，能实现对8591的控制及数据采集。-PCF8591vhdl language, to achieve the 8591 control and data acquisition.
<zhao> 在 2024-11-16 上传 | 大小：4.01mb | 下载：1

[VHDL编程] FPGA(QII)

说明：数字信号发生器，FPGA做的仿真程序，包含三角波、锯齿波、正弦波、方波等共六种波形。-FPGA AND alter SIN SAN JIAO BO JUCHIBO FANG BO
<小华> 在 2024-11-16 上传 | 大小：4mb | 下载：0

[VHDL编程] FPGADM9000AVerilog

说明：FPGA控制DM9000A进行以太网数据收发的Verilog实现-FPGA control DM9000A Ethernet data transceiver Verilog realize
<`ians> 在 2024-11-16 上传 | 大小：4.01mb | 下载：0

[VHDL编程] quartus_works_second

说明：基于verilog语言的，FPGA程序，实现频率计与数码管显示功能，转换频率48M，精度1Hz，量程1Hz~9999Hz，有欠频率和超频率提示，精度与量程可随外部设备改变而改变，在EP1C3T100C8上亲测通过-Based verilog language, FPGA procedures to achieve frequency meter with digital display, switching frequency 48M,
<FT_Young> 在 2024-11-16 上传 | 大小：4mb | 下载：0

[VHDL编程] 5-example_IR_1

说明：基于altera EP4C FPGA的红外解析,协议格式为NEC protocol-FPGA, EP4C, NEC protocol
<Sum> 在 2024-11-16 上传 | 大小：4mb | 下载：0

[VHDL编程] DM9000AaPC

说明：用verilog语言完成的基于FPGA的DM9000A驱动，完成与PC的10M/100M通信-Using Verilog language to complete the FPGA DM9000A driver based on 10M/100M communication, complete with the PC
<maodan> 在 2024-11-16 上传 | 大小：4mb | 下载：0

[VHDL编程] div_3

说明：用Verilog实现时钟三分频，该代码包含完整的工程文件，可直接运行。-The realization of clock frequency of three Verilog, the code contains the complete engineering documents, can be directly run.
<张林> 在 2024-11-16 上传 | 大小：4mb | 下载：0