[VHDL编程] key.v

说明：Verilog HDL 4*4键盘扫描模块-Verilog HDL 4*4 keyboard moodule
<健> 在 2025-04-24 上传 | 大小：1kb | 下载：0

[VHDL编程] Brent_kung_adder

说明：Brent_kung_adder to add 8 bit input
<ganesh> 在 2025-04-24 上传 | 大小：4kb | 下载：0

[VHDL编程] booth

说明：Booth multiplier to multiply 12 bit number
<ganesh> 在 2025-04-24 上传 | 大小：5kb | 下载：0

[VHDL编程] final-ashwin

说明：image difference in verilog
<prabhakar> 在 2025-04-24 上传 | 大小：534kb | 下载：0

[VHDL编程] CPU

说明：五级流水线.期末的project,写了很详细的注释，应该能看得懂了吧。-Five-stage pipeline. Closing the project, wrote a very detailed notes, should be able to understand it.
<susht> 在 2025-04-24 上传 | 大小：1.39mb | 下载：0

[VHDL编程] 2.adder

说明：基于VHDL的全加器时间延迟分析，分析基本器件的传输延迟和惯性延迟-the analysis of timing delay of full adder in VHDL
<胡西> 在 2025-04-24 上传 | 大小：135kb | 下载：0

[VHDL编程] fifo_uart_vhdl

说明：带FIFO的串口收发模块 功能完善32位的fifo-the uart with fifo
<liujiali> 在 2025-04-24 上传 | 大小：719kb | 下载：0

[VHDL编程] ex11_sram

说明：sram全部程序及相关文档 测试通过，实验文档纤细说明了实现步骤-sram and the document how to relieaz it
<liujiali> 在 2025-04-24 上传 | 大小：490kb | 下载：0

[VHDL编程] 2620990DDS

说明：直接频率合成（DDS）、FPGA平台上任意波形发生器的设计-Direct frequency synthesis (DDS), the design of arbitrary waveform generator on FPGA platform
<凝悠> 在 2025-04-24 上传 | 大小：508kb | 下载：0

[VHDL编程] tlc5620

说明：利用状态机实现对tlc5620dac控制，实验时按key1,可选择DAC的通道，数码管1显示，按key2，key3可 输入8位数/模转换值，由数码管3，4显示，按key4，选择输出电压模式，由数码管8显示，0表示1倍，1表示2倍，按key5,将当前数据发送到DAC模块启动一次DA转换，这时可以万用表测量输出，也可以与理论值做下比较。 -The realization of tlc5620dac control using the
<珍宝> 在 2025-04-24 上传 | 大小：180kb | 下载：0

[VHDL编程] FPGA

说明：西安交通大学数电FPGA实验代码，使用verilog编写-The code of XJTU s digital electronics experiment, wrote by Verilog.
<fanxinkai> 在 2025-04-24 上传 | 大小：13.2mb | 下载：0

[VHDL编程] c5

说明：加法器、乘法器、除法器、DDS函数信号发生器等FPGA实现-Some signal generator build by FPGA！
<沈攀> 在 2025-04-24 上传 | 大小：20kb | 下载：0