资源列表

« 1 2 ... .24 .25 .26 .27 .28 3729.30 .31 .32 .33 .34 ... 4311 »

[VHDL编程LowFreCounter

说明:实现对低频信号进行等精度测量的频率计verilog hdl代码-Realization of low-frequency signals, such as precision measurement of the frequency code verilog hdl
<周洪昌> 在 2024-11-19 上传 | 大小:2.35mb | 下载:0

[VHDL编程fj2j_example

说明:实现小波变换mallat算法2层分解,经测试完全正确。-Mallat implementation of wavelet transform decomposition algorithm for layer 2, the test is correct.
<羽凡> 在 2024-11-19 上传 | 大小:2.35mb | 下载:0

[VHDL编程FPGA

说明:一些常用的源程序,有IC2总线,万年历等5个源代码。希望能对各位有帮助。-Some common source, there IC2 bus, calendar and other 5 source code. Hope you can help.
<李李> 在 2024-11-19 上传 | 大小:2.35mb | 下载:0

[VHDL编程0130811548Verilog

说明:this verilog book-this is verilog book
<tan> 在 2024-11-19 上传 | 大小:2.35mb | 下载:0

[VHDL编程FPGA-common-modules-design-

说明:“CPLDFPGA常用模块与综合系统设计与实例精讲”这本书的工程,均是采用VHDL语言来完成-" CPLDFPGA common modules and integrated system design and examples of Jingjiang," this book works are done using VHDL language
<侯娟> 在 2024-11-19 上传 | 大小:2.35mb | 下载:0

[VHDL编程all

说明:基于FPGA的频率测试器的verilog HDL代码,测试范围1-10MHz,用XILINX公司的ISE软件打开。-Based on FPGA-frequency test the Verilog HDL code, test range 1-10MHz, with XILINX ISE software to open.
<elink> 在 2024-11-19 上传 | 大小:2.35mb | 下载:0

[VHDL编程fifo

说明:先进先出存储器的接口设计,采用VHDL语言-FIFO memory interface design, using VHDL language
<凯一> 在 2024-11-19 上传 | 大小:2.35mb | 下载:0

[VHDL编程cpu

说明:用VHDL写的一个cpu程序,可以在实验台上运行运行,包括各种基本的寻址方式,里面还含有每个模块的波形-Use VHDL to write a cpu program that can run on the bench run, including a variety of basic addressing modes, which also contains the waveform of each module
<sherrytonger> 在 2024-11-19 上传 | 大小:2.35mb | 下载:0

[VHDL编程cpu

说明:用VHDL写的一个cpu程序,可以在实验台上运行运行,包括各种基本的寻址方式,里面还含有每个模块的波形-Use VHDL to write a cpu program that can run on the bench run, including a variety of basic addressing modes, which also contains the waveform of each module
<sherrytonger> 在 2024-11-19 上传 | 大小:2.35mb | 下载:0

[VHDL编程EX4

说明:基于可编程器件设计的一个电路,可以实现矩阵键盘的连续输入和数码管的移位显示功能。 1)连续按下按键0~9 、A~E,数字和字母将依次显示在4 位数码管上。 2) 按下F 时,数码管上不显示 F,当前显示的数字按一定频率闪烁。直至按下其他数字和字母后,再次稳定显示4 个数字。以此类推。 3)任何时刻按下实验板上的RST 键,可将电路清零. -Verilog, QuartusII run correctly, can be
<YZT> 在 2024-11-19 上传 | 大小:2.35mb | 下载:0

[VHDL编程ellip-(1)

说明:基于FPGA的椭圆滤波器 采用VHDL语言 使用quartus仿真-Elliptic filter FPGA-based simulation using VHDL language quartus
<aaa> 在 2024-11-19 上传 | 大小:2.35mb | 下载:0

[VHDL编程uvm-1.2.tar

说明:Archive that shoul contain UVM_1.2
<za2920998> 在 2024-11-19 上传 | 大小:2.35mb | 下载:0
« 1 2 ... .24 .25 .26 .27 .28 3729.30 .31 .32 .33 .34 ... 4311 »

源码中国 www.ymcn.org