[VHDL编程] test4adder

说明：用VHDL实现的加法器，可以进行减法运算，运算结果通过数码管显示，由于设计时的按键较少，所以运算的范围比较小，只能计算64以内的加减法运算，可以作为学习资料来参考。-Adder using VHDL implementation can be carried out subtraction, calculation resulted in the adoption of digital tube display, due to the
<周峰> 在 2025-01-21 上传 | 大小：1.5mb | 下载：0

[VHDL编程] music_caichawuqu

说明：用FPGA驱动蜂鸣器，唱茉莉花这首歌。里面有三个8度音的数据。-FPGA-driven with the buzzer, to sing this song Jasmine. Inside there are three 8-degree sound information.
<张阳> 在 2025-01-21 上传 | 大小：1.5mb | 下载：0

[VHDL编程] LAB34

说明：EDA基础_综合实验篇__实验三十四 正弦信号发生器-EDA based on comprehensive test papers _ __ sinusoidal signal generator test 34
<wonder> 在 2025-01-21 上传 | 大小：1.5mb | 下载：0

[VHDL编程] virtex-5fpgaconfigurationuserguide

说明：virtex-5 上电加载程序的时序的详细说明，包括bin文件的加载时序-virtex-5 on the power loader timing of the detailed descr iption, including the bin file load timing
<郭淮> 在 2025-01-21 上传 | 大小：1.5mb | 下载：0

[VHDL编程] logmultiplier

说明：Multiplier based on Logarithm. Completely synthesizable. Tested in spartan 3A DSP series
<kk> 在 2025-01-21 上传 | 大小：1.5mb | 下载：0

[VHDL编程] rfid_latest.tar

说明：rfid tag and reader with VHDL for FPGA
<aliakbar> 在 2025-01-21 上传 | 大小：1.5mb | 下载：0

[VHDL编程] timing_analysis_1.pdf

说明：altera 公司有关time analysis 的文档...对于verilog初学者以及编程格式规范化有很大的帮助.-altera company documents on time analysis ... beginners and verilog programming format for the standardization of great help.
<jl> 在 2025-01-21 上传 | 大小：1.5mb | 下载：0

[VHDL编程] keilc51

说明：keil51 基于C语言的精简单片机教程-keil51 microcontroller based on the streamlined C language tutorial
<廖飞扬> 在 2025-01-21 上传 | 大小：1.5mb | 下载：0

[VHDL编程] DE2_USB_API

说明：FPGA VHDL PROGRAM DE2_USB_API
<Aleks> 在 2025-01-21 上传 | 大小：1.5mb | 下载：0

[VHDL编程] fpga_example

说明：EDA技术和VHDL语言实用模块设计，点击驱动，dds，频率计-EDA technology and VHDL functional module design, click the drive, dds, frequency meter, etc.,,,
<Jasen> 在 2025-01-21 上传 | 大小：1.5mb | 下载：0

[VHDL编程] gau66

说明：高斯算法方面的文档，非常详细的设计流程，真的很不错哦，有机会合作-Gaussian algorithm documentation, very detailed design process, really good, oh, there are opportunities for cooperation.
<luogui> 在 2025-01-21 上传 | 大小：1.5mb | 下载：0

[VHDL编程] map

说明：map verilog for xilinx
<陈少杰> 在 2025-01-21 上传 | 大小：1.5mb | 下载：0