[VHDL编程] DDS

说明：基于FPGA的直接数字信号合成器的代码 仅供大家参考-direct digital frequency sythesis based on FPGA
<chjin> 在 2025-01-23 上传 | 大小：1.33mb | 下载：0

[VHDL编程] FPGA-CPLD

说明：fpga-cpld的方面的资料，简述怎样学习的-fpga-cpld of information, outlining how to learn
<张文乾> 在 2025-01-23 上传 | 大小：1.33mb | 下载：0

[VHDL编程] fpgacpld

说明：FPGA/CPLD开发教程，可以作为入门级学习资料。-The PDF file of CPLD,
<王斌> 在 2025-01-23 上传 | 大小：1.33mb | 下载：0

[VHDL编程] viterbi

说明：viterbi decoder with convolutional encoder
<phani> 在 2025-01-23 上传 | 大小：1.33mb | 下载：0

[VHDL编程] implementation-of-srrc-filter

说明：这是基于国标DMB_TH中发端升余弦滚降滤波器中FPGA实现，包括滤波器的理论，DA算法和多相分布算法-This is based on GB DMB_TH the originator Raised Cosine Filter in FPGA, including the filter theory, DA algorithm and multi-phase distribution algorithm
<庄敏敏> 在 2025-01-23 上传 | 大小：1.32mb | 下载：0

[VHDL编程] nLint_Quick-Start

说明：nLint入门教程 包括如何设置nLint的规则 等各种-nLint Introduction
<fastwind> 在 2025-01-23 上传 | 大小：1.32mb | 下载：0

[VHDL编程] FPGA-CPLD

说明：FPGA-CPLD开发教程.rar 开发fpga必看的书籍 可以参考着开发 作为不时之需-FPGA-CPLD Development tutorial. Rar fpga development can refer to the books must see development as a rainy day
<yh> 在 2025-01-23 上传 | 大小：1.33mb | 下载：0

[VHDL编程] final-design

说明：利用verilog来实现一个右移的桶式移位寄存器-make a left shifting register in verilog HDL
<陈静波> 在 2025-01-23 上传 | 大小：1.32mb | 下载：0

[VHDL编程] 2.ps2_keyboard

说明：FPGA PS2_keyboard VHDL 语言驱动-FPGA PS2_keyboard
<liwenwen> 在 2025-01-23 上传 | 大小：1.32mb | 下载：0

[VHDL编程] zigbee_sensor

说明：ZigBee无线模块实验.rar；基于FPGA-2C35核心；博创实验箱平台。 在quartusII里面添加uart核，利用串口与主控制机相通信，获取从控制机上传感器的的温度、湿度、光敏电阻、热敏电阻等信息（其中主控制机与从控制机是通过zigbee协议通信） -ZigBee wireless module experiment rar core on the FPGA-2C35 Borch experimental box
<> 在 2025-01-23 上传 | 大小：1.32mb | 下载：0

[VHDL编程] systolic--matrix-inversion

说明：DSP算法架构及设计，内容为基于systolic的上三角矩阵求逆电路的实现，里面有详尽的MATLAB/SIMULINK 仿真模型，及HDL代码和在modelsim中的仿真程序，非常不错的。-Architecture and design of DSP algorithms, based on systolic upper triangular matrix inverse circuit to achieve detailed MATL
<> 在 2025-01-23 上传 | 大小：1.32mb | 下载：0

[VHDL编程] digtal_clock

说明：FPGA实现数字钟VHDL语言编写,包涵整点报时，清零，调时调分等功能-FPGA digital clock VHDL language, includes the whole point timekeeping, cleared when the transfer function of adjusting grading
<sorghumho> 在 2025-01-23 上传 | 大小：1.32mb | 下载：0