[VHDL编程] DigipotDriver

说明：VHDL to use as AD5204 (4-Channel Digital Potentiometer) control driver. SPI interface. Instantiable in any platform.
<Marc> 在 2025-04-30 上传 | 大小：3kb | 下载：0

[VHDL编程] Digipot_wb_interface

说明：Generic Wishbone Slave interface for AD5204 driver. Instantiable in any platform.
<Marc> 在 2025-04-30 上传 | 大小：3kb | 下载：0

[VHDL编程] sea

说明：Scalable Encryption Algorithm
<Vinay> 在 2025-04-30 上传 | 大小：3kb | 下载：0

[VHDL编程] INIT-AND-CMD-FSM.vhd

说明：INItialization and command for double data rate
<shiva> 在 2025-04-30 上传 | 大小：3kb | 下载：0

[VHDL编程] ee2

说明：多功能时钟，可预设时间，可预设闹钟，可调数码管亮度，选择调整时，数码管被选中位会闪动-Multi-clock, preset time, preset alarm clock, adjustable LED brightness, select the adjustment, LED will flash the selected bit
<chenbing> 在 2025-04-30 上传 | 大小：3kb | 下载：0

[VHDL编程] iic

说明：我自己写的verilog ，实现iic总线的协议，分为带存储和不带存储两种。内部有测试代码程序，用modelsim仿真通过的。谢谢大家。-I write verilog, to achieve iic bus protocol is divided into storage and without storage with two. Thank you.
<einstein> 在 2025-04-30 上传 | 大小：3kb | 下载：0

[VHDL编程] AdcMem

说明：-- Device: Virtex-5 -- Author: Marc Defossez -- Entity Name: AdcMem -- Purpose: Clock crossing data buffer made from distributed memory. -- Tools: -- Limitations: none--- Device: Virtex-5 -- Author: Marc Defo
<liu qiang> 在 2025-04-30 上传 | 大小：3kb | 下载：0

[VHDL编程] systemverilog

说明：systemverilog在vim下的高亮显示-systemverilog under highlighted in vim
<程家诺> 在 2025-04-30 上传 | 大小：3kb | 下载：0

[VHDL编程] Fusion_UART

说明：自己做的UART端口，有接受 发送和测试程序-To do their own UART port, testing procedures to receive and send
<sun> 在 2025-04-30 上传 | 大小：3kb | 下载：0

[VHDL编程] Marquee

说明：VHDL程序设计 8位led发光二极管花样跑马灯 -VHDL programming 8-bit pattern led LED Marquee
<min> 在 2025-04-30 上传 | 大小：3kb | 下载：0

[VHDL编程] BUTTON-

说明：按键控制，实现复位、清零、点亮及暂停功能-Button control to achieve reset, clear, light and pause function
<min> 在 2025-04-30 上传 | 大小：3kb | 下载：0

[VHDL编程] speak

说明：扬声器：利用VHDL编写程序实现发声报警功能-Speaker: the use of VHDL programming to achieve audible alarm
<min> 在 2025-04-30 上传 | 大小：3kb | 下载：0