资源列表
[VHDL编程] single_cycle_16bit_computer
说明:This single cycle 16-bit computer with testbenches written in Verilog. It shows a result based on the instruction memory. I also included documents about the structure of the single cycle computer-This is single cycl<my_watt> 在 2025-01-23 上传 | 大小:1.31mb | 下载:0
[VHDL编程] EasyFPGA060_Routine_SynFIFO
说明:EasyFPGA060 同步FIFO实验-EasyFPGA060 synchronous FIFO test<davidpudn> 在 2025-01-23 上传 | 大小:1.31mb | 下载:0
[VHDL编程] TimeQuestxuexi
说明:TIMEQUEST学习的好资料,可以教会大家如何使用ALTERA的时序分析工具-TIMEQUEST learning good information, can teach you how to use timing analysis tool ALTERA<闫碎猴> 在 2025-01-23 上传 | 大小:1.31mb | 下载:0
[VHDL编程] TimeQuest
说明:TimeQuest就一定要搞定-TimeQuest to have to get<fangyuanyong> 在 2025-01-23 上传 | 大小:1.31mb | 下载:0
[VHDL编程] dxp_intlib_by_myself
说明:该软件包为dxp的集成元件库,本人整理的。方便大家使用-The integrated software package for the dxp library, I finishing. Convenience we use<校撒> 在 2025-01-23 上传 | 大小:1.31mb | 下载:0
[VHDL编程] FIR_Filter
说明:verilog的32阶FIR低通滤波器描述-verilog 32-order FIR low-pass filter described<yuanjun> 在 2025-01-23 上传 | 大小:1.31mb | 下载:0
[VHDL编程] PCIE_quartus14.1_tutorial1
说明:altera的PCIE硬核 仿真教程,采用工具quartus14.1和modelsim10.1,PIO方式,有一定讲解-PCIE tutorial,tools quartus14.1 and modelsim10.1,PIO example<liuluren> 在 2025-01-23 上传 | 大小:1.31mb | 下载:0