资源列表

« 1 2 ... .22 .23 .24 .25 .26 3427.28 .29 .30 .31 .32 ... 4311 »

[VHDL编程audio_project

说明:Enhanced Audio Project by Dixie Xue & Wei Zhang -Enhanced Audio Project by Dixie Xue & Wei Zhang
<isoft> 在 2025-01-24 上传 | 大小:1.2mb | 下载:0

[VHDL编程VGA

说明:
<一天> 在 2025-01-24 上传 | 大小:1.2mb | 下载:0

[VHDL编程Books

说明:This book emphasises on the concept of C
<iki> 在 2025-01-24 上传 | 大小:1.2mb | 下载:0

[VHDL编程videocap

说明:基于FPGA的视频采集源程序,完整代码,以供参考-FPGA-based video capture source, the complete code for reference
<王策> 在 2025-01-24 上传 | 大小:1.2mb | 下载:0

[VHDL编程d_e_g_dds

说明:基于Verilog HDL的迟早门码元同步方案中的DDS程序,已经仿真通过,可以在FPGA开发板上实现。迟-早门方式实现码元同步在无线通信中有着广泛应用。来自华中科大。-Early-later gate of Verilog HDL-based symbol synchronization scheme in the DDS program, has been through simulation, can be achieved in
<ye> 在 2025-01-24 上传 | 大小:1.2mb | 下载:0

[VHDL编程ppt4aix4sopc

说明:基于AXI4的sopc开发讲义,2011年电子大赛的辅导材料-powerpoint for aix4 sopc development
<sunking> 在 2025-01-24 上传 | 大小:1.2mb | 下载:0

[VHDL编程cpu-and-ram

说明:这是一个用VHDL语言写的简单带存储器的CPU设计,不涉及流水线设计,只是简单的利用QUARTUES II里的ram-This is a simple memory write VHDL CPU design, does not involve the assembly line design, simply use the ram in QUARTUES II
<郭雅娟> 在 2025-01-24 上传 | 大小:1.2mb | 下载:0

[VHDL编程jiyufpgadeshipingcaijichengxu

说明:能够很好地进行视屏采集程序,是基于fpga的vhdl语言编程-Can be a good screen capture program, FPGA-based VHDL language programming
<李颖> 在 2025-01-24 上传 | 大小:1.2mb | 下载:0

[VHDL编程cpld_uart_TXRX

说明:max2 cpld 开发的vhdl 完整串口通信程序,TXRX可同时收两个命令 带超时 600门-max2 cpld vhdl developed complete serial communication program, TXRX can simultaneously receive two commands with timeout 600
<myeking> 在 2025-01-24 上传 | 大小:1.2mb | 下载:0

[VHDL编程Experiment08

说明:FPGA源码,供初学者使用,时钟化和信号长度-GA source code, for beginners, clock and signal length
<李清政> 在 2025-01-24 上传 | 大小:1.2mb | 下载:0

[VHDL编程ETH_SRC

说明:网络接口源码实现,使用的是Verilog语言-ethernet Verilog
<王长友> 在 2025-01-24 上传 | 大小:1.2mb | 下载:0

[VHDL编程VGA_disp

说明:clk divid 模块为分频电路,对50MHz 系统时钟进行分频产生50M/7Hz 的像素时钟。VGA control 模块为VGA 显示控制电路模块,在像素时钟的驱动下首先产生行频信号,而后对行频信号进行分频产生58Hz 场频信号。由于VS 与HS 信号具有严格的时序匹配,即VS 信号必须为HS 信号的整数倍,以保证在场频信号有效期间,能够完整数行的扫描,本设计利用对行频信号进行计数分频来产生场频信号。-Clk divid modu
<panda> 在 2025-01-24 上传 | 大小:1.2mb | 下载:0
« 1 2 ... .22 .23 .24 .25 .26 3427.28 .29 .30 .31 .32 ... 4311 »

源码中国 www.ymcn.org