[VHDL编程] cpu

说明：用VHDL语言设计简单的CPU，重点设计微操作代码，然后设计CPU各组成模块，最后根据设计的微操作设计微指令，验证设计的正确性。可基本实现加、减、乘、除、移位、循环等操作。-VHDL language is designed to be simple to use the CPU, the focus of the design of micro-operation code, and then design the component
<Rachel> 在 2025-01-24 上传 | 大小：1.21mb | 下载：0

[VHDL编程] v5_config

说明：xilinx v5的在线，上位机配置程序-xilinx v5 configuration
<chen> 在 2025-01-24 上传 | 大小：1.21mb | 下载：0

[VHDL编程] V4_Verilog_programming

说明：这个文档是V4的verilog编程手册，齐全而实用。欢迎下载。-This document is the V4 programming verilog manual, complete and practical. Welcome to download.
<卢继华> 在 2025-01-24 上传 | 大小：1.21mb | 下载：0

[VHDL编程] OK-fifotest-important_low_to_high

说明：高速到低速的FIFO乒乓操作，已经测试通过-Achieve the pingpang operation of FIFO
<涂亮> 在 2025-01-24 上传 | 大小：1.21mb | 下载：0

[VHDL编程] xinhaofashengqi

说明：基于FPGA，QUARTUSS||开发环境下的可调信号发生器的实现，可产生四种波形-Based on FPGA, QUARTUSS | | development environment to achieve adjustable signal generator can produce four kinds of wave
<sujiebin> 在 2025-01-24 上传 | 大小：1.21mb | 下载：0

[VHDL编程] par_in_par_out

说明：并入并出双向移位寄存器，很好很强大。使用Verilog进行设计并用Modelsim成功仿真。-Into the shift register and a two-way, very very strong. With Verilog for design and simulation using Modelsim successfully.
<iswl2009> 在 2025-01-24 上传 | 大小：1.21mb | 下载：0

[VHDL编程] susliks-project

说明：基于逻辑门的打地鼠游戏，其中设置了三关，每关出现八个地鼠-playing susliks with logic gate
<风云> 在 2025-01-24 上传 | 大小：1.21mb | 下载：0

[VHDL编程] frequency_generator

说明：frequency generator veriolg code
<Akbas> 在 2025-01-24 上传 | 大小：1.21mb | 下载：0

[VHDL编程] vga_pic

说明：利用verilog编写的程序，并且实例化了一个rom，将mif文件初始化在rom中，可以实现在vga上显示图片。文字信息等，十分实用。-Use programs written in verilog, and instantiates a rom, rom the mif file initialization, you can achieve the vga display picture. Text information, ver
<灵湖仙梦> 在 2025-01-24 上传 | 大小：1.21mb | 下载：0

[VHDL编程] Decoder3x8

说明：把2x4解碼器再擴展為3x8解碼器,可控制8個LED掃描電路的驅動-The decoder then extended to 2x4 3x8 decoder can control eight LED driving scanning circuit
<chen y y > 在 2025-01-24 上传 | 大小：1.21mb | 下载：0

[VHDL编程] spi_slave_lattice

说明：这是基于lattice fpga 做的spi slave模块。简单易懂，适合初学者。代码使用状态机描述。整个工程在diamond2.0版本编译运行。-This is based on lattice fpga do spi slave module. Easy to understand for beginners. The code using a state machine descr iption. The whole proje
<xie> 在 2025-01-24 上传 | 大小：1.21mb | 下载：0

[VHDL编程] usb_veriloghdl

说明：USB是 FPGA设计，verilog语言实现(USB is FPGA design, Verilog language implementation)
<小雷tongzhi > 在 2025-01-24 上传 | 大小：1.21mb | 下载：0