[VHDL编程] DDS-320-modu

说明：在采用 320x240 屏的设计实验箱上运行，产生正弦波，调幅调频波形，扫频。-320x240 screen using the design of experiments to run me generate sine wave, AM FM waveforms, sweep.
<hangyinli> 在 2025-01-25 上传 | 大小：1.19mb | 下载：0

[VHDL编程] oc8051_verilog

说明：兼容8051的内核oc8051，verilog版本的-8051-compatible core oc8051, verilog version of
<tong> 在 2025-01-25 上传 | 大小：1.19mb | 下载：0

[VHDL编程] DDS

说明：实现函数波形发生器的功能，内有用自己编的源代码实现的，也有用quartus的IP核实现的。-The realization of the function waveform generator function, useful for their own realization of the source code, it also uses the IP core quartus achieved.
<bluesky428> 在 2025-01-25 上传 | 大小：1.19mb | 下载：0

[VHDL编程] Lab01

说明：快速熟悉ISE软件的使用，适合初学者，是一系列小操作流程的集合。-To become familiar with using Xilinx ISE to draw schematic representations of PLD circuits To become familiar with using Xilinx ISE to conduct graphical waveform simulations of PLD circ
<飞飞三号> 在 2025-01-25 上传 | 大小：1.19mb | 下载：0

[VHDL编程] ILI9221DS_V0.5.RAR

说明：ILI9221 LCD datasheet
<-VSD-> 在 2025-01-25 上传 | 大小：1.19mb | 下载：0

[VHDL编程] sramfiles

说明：VHDL Interfaces and Example Designs
<Christoffer> 在 2025-01-25 上传 | 大小：1.19mb | 下载：0

[VHDL编程] videoinfiles

说明：VHDL Interfaces and Example Designs
<Christoffer> 在 2025-01-25 上传 | 大小：1.19mb | 下载：0

[VHDL编程] BasysRevEBist

说明：basys板描述介绍信号发生器在科研以及生产实践领域有着广泛的应用。传统的信号发生器通常是通过 模拟电路的振荡、变换得到各种信号。由于模拟器件以及模拟电路自身的局限性，其发展已 经遇到了瓶颈。直接数字- kind of digital WaveGenerator and Oscilloscope based on tne BASYS experiment board which has a Xilinx Spartan-3E F
<赵志彪> 在 2025-01-25 上传 | 大小：1.19mb | 下载：0

[VHDL编程] freq_meter

说明：使用verilog写的频率计，可切换档位-Frequency counter using verilog write switch stalls
<Engr.Echo> 在 2025-01-25 上传 | 大小：1.19mb | 下载：0

[VHDL编程] dual_priority_encoder2

说明：这是一个组合电路，实现的是8位的优先编码器。-this is a combination circuit,Implement the eight priority encoder，
<liting> 在 2025-01-25 上传 | 大小：1.19mb | 下载：0

[VHDL编程] uart_test

说明：用verilog实现的一款232协议的源码，支持光纤传输，IO通道传输等等传输方式。(Verilog implementation of a 232 protocol source code, support fiber transmission, IO channel transmission and so on transmission.)
<GRWEIZ> 在 2025-01-25 上传 | 大小：1.19mb | 下载：0

[VHDL编程] 数电开放实验

说明：基于Basys2的带测温、定闹钟、温度上下限报警装置的数字电子钟，可自动处理闰年闰月。(Basys2 temperature measurement, alarm clock, temperature alarm device based on digital electronic clock, can automatically handle leap year leap.)
<qqqwwwee> 在 2025-01-25 上传 | 大小：1.19mb | 下载：0