[VHDL编程] 030501708

说明：用ＶＨＤＬ来模拟实现钟最终实现数字电子钟的设计，其中要用７段数码管-Use VHDL to simulate the final bell realize realize the design of digital electronic clock, which use 7 digital tube
<chenli> 在 2025-02-07 上传 | 大小：1.11mb | 下载：0

[VHDL编程] VHDLFPGA

说明：可编程逻辑器件教程，WORD版本，夏路易编-Programmable logic device tutorials, WORD version, Xia Luyi compiled
<周> 在 2025-02-07 上传 | 大小：1.11mb | 下载：0

[VHDL编程] zhuangtaiji

说明：检测姓名序列的状态机。使用VERILOG编写。平台是QuartusII9.1。Cyclone -Detection of sequence state machine name. Prepared using VERILOG. Platform is QuartusII9.1. Cyclone III
<海到无涯> 在 2025-02-07 上传 | 大小：1.11mb | 下载：0

[VHDL编程] textbook

说明：关于VHDL的一系列教程，并且有对于MAXPLUS2软件的教程-A series of tutorials on VHDL and has software tutorials for MAXPLUS2
<Sophie> 在 2025-02-07 上传 | 大小：1.11mb | 下载：0

[VHDL编程] xapp870[1]

说明：xilinx v5上sata link 初始化文档-Xilinx Sata link initilization guide
<zhangxinxin> 在 2025-02-07 上传 | 大小：1.11mb | 下载：0

[VHDL编程] Modelsim10.0.crack.by.EFA

说明：Modelsim10.0.crack.by.EFA,请买不起正版的学习者使用,请勿用于商业用途-Modelsim10.0.crack.by.EFA, you can not afford genuine learners, do not for commercial use
<磊> 在 2025-02-07 上传 | 大小：1.11mb | 下载：1

[VHDL编程] Good_HDL_Coding

说明：Xilinx FPGA设计的编码技巧，尤其适用于S6器件和V5、V6器件。-Xilinx FPGA design coding skills, especially for devices and S6 V5, V6 devices.
<田明> 在 2025-02-07 上传 | 大小：1.12mb | 下载：0

[VHDL编程] VHDL

说明：vhdl的各种案例与程序还有仿真，自己感觉蛮不错的，推荐现在-the vhdl variety of cases and procedures
<太一> 在 2025-02-07 上传 | 大小：1.11mb | 下载：0

[VHDL编程] ask_7

说明：various zipped dsp s/w algotirthms
<sotos> 在 2025-02-07 上传 | 大小：1.11mb | 下载：0

[VHDL编程] OLEDandmicroblaze_SDK

说明：OLED在microblaze SDK下的应用,此工程是建立在xilinx斯巴达6系列做的oled显示图片程序-OLED under microblaze SDK, this project is based on xilinx Spartan 6 series of OLED display images process
<wangcheng> 在 2025-02-07 上传 | 大小：1.11mb | 下载：0

[VHDL编程] PPPdecoder

说明：decoder in vhdl A decoder is a circuit that changes a code into a set of signals. It is called a decoder because it does the reverse of encoding, but we will begin our study of encoders and decoders with decoders becau
<reza> 在 2025-02-07 上传 | 大小：1.11mb | 下载：0

[VHDL编程] chufaqi

说明：这是一个用Verilog编写的一个除法器，可以快速的进行除法运算-This is a a divider, written in Verilog division operation can be quickly
<liu liushuai> 在 2025-02-07 上传 | 大小：1.11mb | 下载：0