[VHDL编程] vhdlpiano

说明：这是一个用vhdl写的电子琴的小程序（整个工程文件），希望对大家有所帮助-This is a flower with VHDL written by a small program (the whole project file), I hope all of you to help
<kljlj> 在 2025-01-31 上传 | 大小：1.05mb | 下载：0

[VHDL编程] 61EDA_D702

说明：4位电子智能密码锁，基于VHDL语言设计，MAX+PLUSⅡ环境下实现-4 electronic smart locks, based on the VHDL design language, MAX+ PLUS Ⅱ environment to achieve
<spy0501> 在 2025-01-31 上传 | 大小：1.05mb | 下载：0

[VHDL编程] qiangdaqi

说明：用verilog编写的抢答器，当主持人宣布“开始比赛”，系统初始化，选手进入“抢答状态”。当某一选手首先按下抢答开关时，相应的指示灯亮，此时抢答器不再接受其他输入信号。电路具有累计分控制（分别用４个４位选手的积分——十六进制数），由主持人控制“加分”。“加分”加分完毕，开始下一轮抢答。电路还可以设有回答问题时间控制。 -Answer using Verilog prepared, and when the host announce
<叶> 在 2025-01-31 上传 | 大小：1.05mb | 下载：1

[VHDL编程] state2

说明：用状态机实现密码锁State machine used to achieve code lock-State machine used to achieve code lock
<amy> 在 2025-01-31 上传 | 大小：1.05mb | 下载：0

[VHDL编程] led

说明：Led跑马灯verilog程序，可用作FPGA测试的第一个程序-Led Marquee verilog program
<王蒙军> 在 2025-01-31 上传 | 大小：1.05mb | 下载：0

[VHDL编程] FPGA_SOPC_starter

说明：非常好的fpga sopc编程入门书籍 非常适合新手进行学习-Fpga sopc very good introductory programming book is ideal for beginners to learn
<lincheng> 在 2025-01-31 上传 | 大小：1.05mb | 下载：0

[VHDL编程] Schmitt-trigger-keyboard-interface

说明：基于施密特触发的键盘接口电路，有效降低触发延迟，缩短键盘反应时间 以verilog实现-Schmitt trigger on the keyboard interface circuit, effectively reducing the trigger delay and shorten the reaction time to verilog implementation keyboard
<李拉> 在 2025-01-31 上传 | 大小：1.05mb | 下载：0

[VHDL编程] CPLD_DS18B20

说明：基于CPLD的DS18B20温度显示程序，可将采集到的温度值通过16位LED或四位数码管实时显示，同时可任意设定温度上下限，实现蜂鸣器告警（该程序已实测成功，内附DS18B20中文资料）-CPLD-based DS18B20 temperature display program can be collected by temperature or four 16-bit digital tube LED display real-ti
<CTK> 在 2025-01-31 上传 | 大小：1.05mb | 下载：0

[VHDL编程] eros

说明：8*8点阵实现俄罗斯方块功能，左移右移以及消行-8* 8 dot matrix Tetris
<李晨雨> 在 2025-01-31 上传 | 大小：1.05mb | 下载：0

[VHDL编程] counter4

说明：计数器 基于xilinx ise硬件描述语言-counter VHDL
<yetj> 在 2025-01-31 上传 | 大小：1.05mb | 下载：1

[VHDL编程] RAM_basic

说明：RAM Implementation using Verilog Codes
<Sandeep> 在 2025-01-31 上传 | 大小：1.05mb | 下载：0

[VHDL编程] piano

说明：电子琴 原创 作业 VHDL 采用计数器分频，内含简单儿歌数首，爱迪克ＥＤＡ实验箱，有数码管与ＬＥＤ显示，采用键盘式输出，两行，中音高音。(Electronic piano original work VHDL, using counter frequency division, contains a few simple nursery rhyme, Edik EDA experimental box, there are digi
<qengleikangjen > 在 2025-01-31 上传 | 大小：1.05mb | 下载：0