[VHDL编程] clock

说明：vhdl经典源代码——时钟设计，入门者必须掌握-vhdl classical source code-- Clock Design, beginners must master
<jeffery> 在 2025-02-01 上传 | 大小：991kb | 下载：0

[VHDL编程] oscilloscope_using_FPGA

说明：verilog编写基于FPGA的示波器核心实现-Verilog FPGA-based oscilloscope to prepare the core of the achievement of
<宇天> 在 2025-02-01 上传 | 大小：992kb | 下载：0

[VHDL编程] ethernet

说明：以太网控制器VHDL实现以及相关参考文档，超有使用价值，请仔细阅览-ethernet MAC controller VHDL realize
<yanglun> 在 2025-02-01 上传 | 大小：992kb | 下载：0

[VHDL编程] paobiao

说明：用verilog 编写的数码管显示的秒表-Prepared using verilog digital display of stopwatch
<eagleli> 在 2025-02-01 上传 | 大小：992kb | 下载：0

[VHDL编程] oscilloscope_using_FPGA

说明：verilog实际例子，非常适合初学者学习-verilog practical examples, very suitable for beginners to learn
<王林> 在 2025-02-01 上传 | 大小：992kb | 下载：0

[VHDL编程] DDS-baseenerator

说明：基于DDS的多模信号发生器设计DDS-based design of multi-mode signal generator-DDS-based design of multi-mode signal generator
<dick1815> 在 2025-02-01 上传 | 大小：991kb | 下载：0

[VHDL编程] iug-u

说明：这是VHDL的一些设计程序，对于需要的人来说非常实用，能够很好的解决问题
<陆云> 在 2025-02-01 上传 | 大小：990kb | 下载：0

[VHDL编程] DDS

说明：基于Altera CycloneII 21eda公司开发板的直接数字频率合成器DDS的代码。生成信号波形形状和频率均可调-Altera CycloneII 21eda company based development board direct digital frequency synthesizer DDS code. Generate the signal waveform shape and frequency can be a
<黄星煜> 在 2025-02-01 上传 | 大小：992kb | 下载：0

[VHDL编程] SIN-MODULATE-BASED-FPGA

说明：对正弦波进行调制，下载到FPGA的硬件环境中，运行后用示波器检测，结果可行-On the sine wave modulation, downloaded to the FPGA hardware environment, running with an oscilloscope, and the results feasible
<刘毓博> 在 2025-02-01 上传 | 大小：992kb | 下载：0

[VHDL编程] uartlcd

说明：通过FPGA的VHDL程序实现对1602液晶的控制，此模块可以作为IP核直接调用-By FPGA VHDL program to achieve the 1602 LCD control module can be called directly as an IP core
<刘涛> 在 2025-02-01 上传 | 大小：991kb | 下载：0

[VHDL编程] Freq_gen

说明：XILINX 分频器 100MHz，1KHz， 1Hz(XILINX frequency divider 100MHz, 1KHz, 1Hz)
<hush_puppy > 在 2025-02-01 上传 | 大小：991kb | 下载：0

[VHDL编程] cnt8updown

说明：8位上下同步计数器 适宜小型练手操作 易于理解(an 8-bit up and down synchronous counter in VHDL with the following features: (1) The same ports are used for signals to be inputted and outputted. The ports are bi-directionally buffered (thr
<名之联> 在 2025-02-01 上传 | 大小：991kb | 下载：0