资源列表
[VHDL编程] ISE_chinese_user_guide
说明:Xilinx—ISE的中文使用说明,写的很简单,但对于入门者很实用。看过市面上很多Xilinx的书,发现很多都是在这本书的基础上稍加改写,。<joan> 在 2025-02-02 上传 | 大小:894kb | 下载:0
[VHDL编程] fpga-dm9000a
说明:一个项目工程,硬件包含XINLINX FPGA,配置FLASH,串口,SDRAM,与以太网芯片DM9000A,实现数据采集,以太网传输,电路验证完全正确,请放心使用,SPARTAN 3E 的BGA引脚320个,不容易布板,可以参考使用的。要FPGA实现网络通信也可以参考电路,B因为产品升级了所以公开原来的电路的。 -A project engineering, hardware contains XINLINX FPGA, config<rong> 在 2025-02-02 上传 | 大小:894kb | 下载:1
[VHDL编程] EasyFPGA060_Routine_Decoder
说明:EasyFPGA060 编码器实验及文档-EasyFPGA060 Encoder test and documentation<davidpudn> 在 2025-02-02 上传 | 大小:895kb | 下载:0
[VHDL编程] 0f1cc5d09c0d
说明:自己编写的DDS发生器,方波、三角波、正弦波、还可以输入任意的波形文件-I have written DDS generator, square wave, triangle wave, sine wave, you can enter an arbitrary waveform file<唐泽栋> 在 2025-02-02 上传 | 大小:895kb | 下载:0
[VHDL编程] DLX-pipeline-in-verilog
说明:verilog实现DLX指令集5段流水线-5 stage DLX pipeline implemented in verilog<陈祥> 在 2025-02-02 上传 | 大小:894kb | 下载:0
[VHDL编程] 24chdetcpld
说明:CPLD 24个通道循环检测有时序可控制反馈回路时间差-24-channel detector has a feedback loop to control the timing<lixiang> 在 2025-02-02 上传 | 大小:894kb | 下载:0
[VHDL编程] ADC_DAC_V2.0_EP2C35Q240C8
说明:基于vhdl的AD DA 高速转换,EP3C25Q240-Based vhdl of AD DA conversion speed, EP3C25Q240<刘诗男> 在 2025-02-02 上传 | 大小:894kb | 下载:0