[VHDL编程] VHDL设计进阶

说明：这是“VHDL设计”讲稿，希望对初学者有用，-"VHDL design" scr ipt, useful for beginners, thank you! !
<振臂> 在 2025-02-03 上传 | 大小：864kb | 下载：0

[VHDL编程] S7_PS2_RS232

说明：本实验实现PS/2接口与RS-232接口的数据传输， PS/2键盘上按下按键，可以通过RS-232自动传送到主机的串口调试终端上（sscom32.exe）； 并在数据接收区显示接收到的字符。 串口调试终端的设置：波特率115200，一个停止位，无校验位。-Realize this experiment, PS/2 interface with RS-232 data interface, PS/2 keyboard to p
<skyy> 在 2025-02-03 上传 | 大小：864kb | 下载：0

[VHDL编程] Ps2

说明：这是一个用FPGA控制PS2接口的程序，里面用VHDL语言编写，希望大家踊跃下载！-This is a PS2 interface with FPGA control procedures, which use VHDL language, hope that we enthusiastically download!
<裴跃生> 在 2025-02-03 上传 | 大小：864kb | 下载：0

[VHDL编程] ram

说明：基于altera ep2c8双口RAM -Altera ep2c8-based dual-port RAM
<秦学富> 在 2025-02-03 上传 | 大小：864kb | 下载：0

[VHDL编程] Design_and_Analysis_of_Electronic_Code_Lock

说明：电子密码锁的设计与分析__系统设计要求/系统设计方案/主要VHDL源程序/系统仿真/硬件验证/设计技巧分析/系统扩展思路-Design and Analysis of Electronic Code Lock
<钱阔> 在 2025-02-03 上传 | 大小：864kb | 下载：0

[VHDL编程] ldpc_decoder_802_3an_latest.tar

说明：802.3an ldpc decoder verilog 源码
<杨振飞> 在 2025-02-03 上传 | 大小：864kb | 下载：0

[VHDL编程] ldpc_decoder_802_3an_latest.tar

说明：适用于10GBase-T的以太网(802.3an协议)LDPC解码器, 用VHDL语言编写，可以应用在LATTICEXP2系列芯片上，基于Gallager算法。-LDPC decoder for 10GBase-T Ethernet (802.3an), based on Gallager s A algorithm
<liang> 在 2025-02-03 上传 | 大小：864kb | 下载：0

[VHDL编程] traffic

说明：该文件包括全部的交通信号灯控制的VHDL源代码以及顶层原理图的设计，七种恰当的采用了状态机，功能完全正确而稳定。-This document includes all of the traffic lights controlled by the top-level VHDL source code, as well as schematic design, the appropriate use of the seven kinds
<王伟> 在 2025-02-03 上传 | 大小：864kb | 下载：0

[VHDL编程] 8bit_up

说明：8 bit microprocessor made3 by iitd
<vishwas> 在 2025-02-03 上传 | 大小：864kb | 下载：0

[VHDL编程] ldpc_decoder_802_3an_latest.tar

说明：ldpc decoder 802-3an,最新版本,verilog版本.完成基于LDPC解码 -ldpc decoder 802-3an, the latest version, verilog version. LDPC decoder based on the completion
<shen> 在 2025-02-03 上传 | 大小：864kb | 下载：0

[VHDL编程] jiajian

说明：利用Verilog语言编写的按键实现数码管显示数字的加减，通过三个按键分别实现加1和减1操作 以及复位操作，BASYS2开发板验证。-Verilog language use buttons to achieve digital display digital subtraction achieve plus one and minus one operation and reset operation, BASYS2 developm
<孙伟> 在 2025-02-03 上传 | 大小：864kb | 下载：0

[VHDL编程] 24T

说明：24小时周期时钟设计，通过quartus模块实现24小时周期时钟，包含模拟的时钟脉冲。-24 hour cycle clock design, through the quartus module to achieve a 24 hour cycle of the clock, including analog clock pulse.
<邓安华> 在 2025-02-03 上传 | 大小：864kb | 下载：0