[VHDL编程] 200512251221612004

说明：本文件是altera公司fpga的ip核，从国外网站下载的免费源码。-ALTERA This document is the company they simply ip nuclear, downloaded from the web free source.
<崔战> 在 2025-02-04 上传 | 大小：769kb | 下载：0

[VHDL编程] v1

说明：交流电压表相应的VHDL代码，帮助大家打开一下思路-AC voltage Table corresponding VHDL code, help you open some ideas
<白杨> 在 2025-02-04 上传 | 大小：769kb | 下载：0

[VHDL编程] uart

说明：uart串口通信程序，用状态机实现的；测试通过，并且实践过-uart
<dasfsaf> 在 2025-02-04 上传 | 大小：769kb | 下载：0

[VHDL编程] Memory

说明：Single Clock Synchronous RAM Design Example with Quartus-Single Clock Synchronous RAM Design Example with QuartusII
<mp3> 在 2025-02-04 上传 | 大小：768kb | 下载：0

[VHDL编程] CoDeSys-programming-Introduction

说明：codesys编程简介，CoDeSys 是一种功能强大的PLC软件编程工具，它支持IEC61131-3标准IL 、ST、 FBD 、LD、 CFC、 SFC 六种PLC编程语言，用户可以在同一项目中选择不同的语言编辑子程序，功能模块等。-CoDeSys programming Introduction
<wang> 在 2025-02-04 上传 | 大小：768kb | 下载：1

[VHDL编程] 1302write-and-read

说明： DS1302写读连用程序，可以设置要写的地址,Verilog语言，在板子上跑过的,可以实现功能的-DS1302 write read Ed program can be set to write the address of the Verilog language, in the board runs, can realize the function
<sendoc> 在 2025-02-04 上传 | 大小：768kb | 下载：0

[VHDL编程] PID-algorithm

说明：PID算法控制点击速度，PWM脉宽调制方法-PID algorithm to control the motor Speed
<lee> 在 2025-02-04 上传 | 大小：768kb | 下载：0

[VHDL编程] 2

说明：LCD显示，图片和时间以及文字，并能够在笑键盘上输入并显示-LCD display, pictures and time, as well as text, and able to laugh on the keyboard input and display
<陈占峰> 在 2025-02-04 上传 | 大小：768kb | 下载：0

[VHDL编程] youhua-Qsys-system-performance

说明：FPGA的Qsys系统的设计的优化设计中文资料-Qsys system optimization design of FPGA design Chinese data
<李志> 在 2025-02-04 上传 | 大小：768kb | 下载：0

[VHDL编程] 6.An-FPGA-Based-High-Speed-IEEE-754-Double-Precis

说明：An FPGA Based High Speed IEEE-754 Double Precision Floating Point Multiplier
<chuba> 在 2025-02-04 上传 | 大小：768kb | 下载：0

[VHDL编程] 串口通信

说明：该程序主要实现FPGA串口通信，包含源码和串口调试工具(The program mainly to achieve FPGA serial communication, including source code and serial debugging tools)
<youngck > 在 2025-02-04 上传 | 大小：768kb | 下载：0

[VHDL编程] Single_cpu

说明：单周期CPU自己课程大作业做的，亲测好用，verilog语言，适用vivado(Single cycle CPU course to do, pro - use, Verilog language, suitable for vivado)
<Alva007 > 在 2025-02-04 上传 | 大小：768kb | 下载：0