[VHDL编程] jianpansaomiao__verilog

说明：一个veriloghdl编写的键盘扫描程序-Veriloghdl the preparation of a keyboard scanner
<zhangzhenqi> 在 2025-02-05 上传 | 大小：717kb | 下载：0

[VHDL编程] electronic_cipher_design(modified)

说明：本文是自已写的电子密码锁的详细开发过程，用的是Modelsim进行仿真实现，打开文档lzp-This article is written in their own electronic locks detailed development process, using a ModelSim simulation achieved, open the document lzp
<罗正平> 在 2025-02-05 上传 | 大小：717kb | 下载：0

[VHDL编程] pll

说明：模拟锁相环（apll）的一些simulink模型-Analog phase-locked loop (apll) some simulink model
<prescaler> 在 2025-02-05 上传 | 大小：717kb | 下载：0

[VHDL编程] UART

说明：基于FPGA的UART设计，包含接收模块，发送模块，FIFO模块-UART FPGA-based design, including the receiver module, sending module, FIFO module
<钱远盼> 在 2025-02-05 上传 | 大小：716kb | 下载：0

[VHDL编程] wnl

说明： 该程序是关于FPGA的万年历程序，程序简洁明了，适合fpga学习者的参考-The program is a calendar program on the FPGA, the program concise reference for fpga learners ..
<邓凤> 在 2025-02-05 上传 | 大小：716kb | 下载：0

[VHDL编程] DSP_DESIGNING-FOR-OPTIMAL-RESULTS

说明：Xilinx FPGA内部DSP的最佳设计结果详细介绍。-The best internal DSP Xilinx FPGA design results in detail.
<田明> 在 2025-02-05 上传 | 大小：716kb | 下载：0

[VHDL编程] shouhuoji

说明：自动售货机相关文献，VHDL代码，仿真实验和EDA实验-Vending machine related literature, VHDL code and EDA experiments, simulation experiment
<geng> 在 2025-02-05 上传 | 大小：717kb | 下载：0

[VHDL编程] VGA_sync

说明：It is a game for spartan 3E starterkit in a VGA screen
<Fausto> 在 2025-02-05 上传 | 大小：717kb | 下载：0

[VHDL编程] 05~chapter-03-lfsim

说明：Slides from "VLSI test" book.
<DIG> 在 2025-02-05 上传 | 大小：717kb | 下载：0

[VHDL编程] Second_Counter

说明：这是一个四位的数字秒表，精确到0.01秒，三个按键，三个按键，一个复位，一个开始，一个停止,在Digilent的basys2开发板上运行，只须修改ucf约束即可在其他FPGA开发板上运行。-This is a four-digit digital stopwatch, accurate to 0.01 seconds, three buttons, three buttons, a reset, a beginning, a stop,
<郭少佳> 在 2025-02-05 上传 | 大小：716kb | 下载：0

[VHDL编程] vivado_init

说明：该程序是为vivado初始化和配置，并且还包含有相应的说明文档，是初学xilinx vivado的很好的教程，本例程基于zynq系列的MIZ701N处理器进行开发(The program is vivado initialization and configuration, and also contains the corresponding documentation, is a good beginner Xilinx vivad
<Zigu > 在 2025-02-05 上传 | 大小：716kb | 下载：0

[VHDL编程] CLOCK

说明：时钟，带闹钟设置，整点报时功能，闹钟带有停止键(Clock, with alarm set, the whole point timekeeping function, alarm clock with stop button)
<nexr > 在 2025-02-05 上传 | 大小：716kb | 下载：0