[VHDL编程] RS232

说明：本实验实现PS/2接口与RS-232接口的数据传输， PS/2键盘上按下按键，可以通过RS-232自动传送到主机的串口调试终端上（sscom32.exe）； 并在数据接收区显示接收到的字符。 串口调试终端的设置：波特率115200，一个停止位，无校验位。-Realize this experiment, PS/2 interface with RS-232 data interface, PS/2 keyboard to p
<李华> 在 2025-02-05 上传 | 大小：713kb | 下载：0

[VHDL编程] verilog_design_a_simple_cpu

说明： 用verilog设计一个简单的cpu系统-Verilog design with a simple cpu system
<jiangp> 在 2025-02-05 上传 | 大小：713kb | 下载：0

[VHDL编程] PS2-Mouse

说明：ps2-mouse port in fpga board
<stupidme> 在 2025-02-05 上传 | 大小：712kb | 下载：0

[VHDL编程] FIFO

说明：vhdl code for FIFO memory with controler
<Mihai> 在 2025-02-05 上传 | 大小：713kb | 下载：0

[VHDL编程] i2c

说明：I2C接口程序，整个工程文件，文人已仿真，下载，在ＦＰＧＡ上测试成功 verilo语言-I2C interface programme,the whole project file,I have simulated and tested in FPGA successfully .verilog language.
<王建伟> 在 2025-02-05 上传 | 大小：713kb | 下载：0

[VHDL编程] pwm_key

说明：用fpga ep2c8Q208实现的按键可控PWM信号发生器 （按键加了消抖模块，PWM寄存器位宽为32位）-Achieved with the fpga ep2c8Q208 PWM control signal generator key (key plus the debounce module, PWM register bit width is 32 bits)
<Johnny chen> 在 2025-02-05 上传 | 大小：713kb | 下载：0

[VHDL编程] Controllable-sine-signal-generator

说明：通过MATLAB的SIMULINK模型设计，实现可控正弦信号发生器，并通过DSP BUILDER中的SIGNAL COMPILER转换成QuartusII工程，并实现硬件的下载。-Through the MATLAB SIMULINK model design, realization controllable sine SIGNAL generator, and through the DSP BUILDER of SIGNAL CO
<高丽红> 在 2025-02-05 上传 | 大小：712kb | 下载：0

[VHDL编程] uart8bit

说明：串口通信verilog ml605开发板实现代码-Ml605 development board, serial communication Verilog code
<lu jie> 在 2025-02-05 上传 | 大小：712kb | 下载：0

[VHDL编程] music_player

说明：用Verilog语言在FPGA上实现了音乐播放这一功能。预先将音乐《北京欢迎你》转换保存到FPGA的ROM中，由设计的音乐播放器按时序读出数据，予以播放。-Using Verilog language in FPGA realize the function of playing music.The music of "welcome to Beijing" was transformed and saved in FPGA ROM,
<姜伟> 在 2025-02-05 上传 | 大小：713kb | 下载：1

[VHDL编程] UART0407

说明：ise平台模拟UART，并与PC机实现收发（+1）-ISE platform simulation UART and transceiver.
<qinkun> 在 2025-02-05 上传 | 大小：712kb | 下载：0

[VHDL编程] DSP_Builder

说明：DSP Bulider入门资料。适合初学者入手-the DATA of TI dsp bulider ,this manul can use for primier hander,and you can master dsp bulider fasterly
<吕攀攀> 在 2025-02-05 上传 | 大小：711kb | 下载：0

[VHDL编程] dianzhen

说明： 需要实现点阵按列依次并且循环显示的效果，可以分析视觉上可以观察到列的变化，则列的扫描频率必定要远远小于行扫描的频率。在程序中，设置行扫描的频率等于前次实验中数码管扫描的频率，设置列扫描的频率为5HZ，即每0.2s显示亮的一列向前推进一列。在程序中，使用16进制计数作为74HC154的输入：分出5hz的频率，并用其计数，将计数值作为74HC154，则其译码产生的输出变化也为5hz，并且实现每列一次选通。由于每行对应的数码管共阳极。直接赋
<丁明凯> 在 2025-02-05 上传 | 大小：711kb | 下载：0