资源列表
[VHDL编程] DE2_70_TOP
说明：在quartus上实现电子锁的设计，采用cyclone的板子，方便设置初始密码，更新密码-Quartus to achieve in the design of electronic locks, using cyclone of the board, easy to set the initial password, update password<崔海> 在 2025-02-05 上传 | 大小：710kb | 下载：0
[VHDL编程] dianzibiao
说明：这个是我刚刚用过的程序，只要硬件电路正确，绝对没问题-This is the procedure I have just used, as long as the hardware is correct, absolutely no problem<jiaxuemei> 在 2025-02-05 上传 | 大小：709kb | 下载：0
[VHDL编程] 20100413160457488989
说明：eda 开发系统相关软硬件介绍KX_7C5E+型EDA开发系统配置及实验简介-sf<yanghongmei> 在 2025-02-05 上传 | 大小：710kb | 下载：0
[VHDL编程] xlx_s3a_evl-sch
说明：Xilinx SP3 开发板电路原理图，是学FPGA设计和电路设计的参考资料。-Xilinx SP3 development board circuit diagram, is to learn FPGA design and circuit design reference.<黄广> 在 2025-02-05 上传 | 大小：709kb | 下载：0
[VHDL编程] jiyuVHDLshizhongchengxu
说明：基于VHDL的时钟、正弦波和方波实验报告-VHDL-based clock, sine and square wave experiment report<曾斌> 在 2025-02-05 上传 | 大小：709kb | 下载：0
[VHDL编程] SIN_NEW1Hz
说明：正弦波信号的产生,频率为1Hz,FPGA处理模块各部分所需工作时钟信号由输入系统时钟信号经分频得到，系统时钟输入端应满足输入脉冲信号的要求-generte sin wave, the frequence is 1Hz,FPGA processing module is required to work various parts of the system clock signal from the input clock signal<刘佳> 在 2025-02-05 上传 | 大小：710kb | 下载：0
[VHDL编程] VMMing_Testbench_by_Example
说明：基于VMM的验证实例，描述了对一个fifo的验证平台-a systemverilog testbench for vmm<ssss> 在 2025-02-05 上传 | 大小：710kb | 下载：0
[VHDL编程] paobiao
说明：简单跑表的设计与实现,包含时钟的分频模块，及60进位和十进位模块，可以实现跑表的基本功能！-a design for a stopwatch,<sunjunfeng> 在 2025-02-05 上传 | 大小：709kb | 下载：0
[VHDL编程] FPGA_LCD_BEST
说明：FPGA液晶驱动程序，调试通过，可以直接在硬件上跑-This code is directly through debugging in hardware to run<付勇> 在 2025-02-05 上传 | 大小：709kb | 下载：0