[VHDL编程] 脉冲记时CPLD

说明：工作原理： 脉冲输入，记录30个脉冲的间隔时间（总时间），LED显示出来，牵涉到数码管的轮流点亮，以及LED的码。输入端口一定要用个 74LS14整一下，图上没有。数码管使用共阴数码管。MAXPLUS编译。 测试时将光电门的信号端一块连接到J2口的第三管脚，同时第一管脚为地，应该与光电门的地连接（共地）。 开始测试： 按下按键，应该可以见到LED被点亮，指示可以开始转动转动惯量盘，等遮光片遮挡30次光电门后，
<高颖峰> 在 2025-02-07 上传 | 大小：630kb | 下载：0

[VHDL编程] Farsight070714FPGA

说明：一个高级培训班的内部资料,非常宝贵,读者可以掌握FPGA的基本思路-A high-level training of internal information, are very valuable, readers can grasp the basic ideas FPGA
<binglu> 在 2025-02-07 上传 | 大小：630kb | 下载：0

[VHDL编程] tiaozhijietiaoqi

说明：调制解调器（全数字）vhdl程序，包含工程文件可直接编译-Modem (digital) vhdl program, including project files can be directly compiled
<赵童> 在 2025-02-07 上传 | 大小：629kb | 下载：0

[VHDL编程] jipinqicepinzhou

说明：计频器有两种测量方法，即测频和测周，我们提出选用测频的方法，但是有时老师也会让我们编写可以选用测频、测周并且两者可以自动选择的程序，本程序即可达到这个要求。-Frequency meter, there are two measuring methods, that is, the frequency measurement and test week, we put forward to use frequency measure,
<amy> 在 2025-02-07 上传 | 大小：629kb | 下载：0

[VHDL编程] dsp-book

说明：数字信号处理设计参考白皮书，是期望充分发掘Xilinx DSP Slice的DSP设计人员的绝佳参考资料-Digital signal processing design reference White Paper, is expected to fully exploit the DSP Xilinx DSP Slice an excellent reference for designers
<turandot> 在 2025-02-07 上传 | 大小：629kb | 下载：0

[VHDL编程] RPDPDemo-AV_2C35

说明：red2_35 vedio 采集和vga显示程序，已经编译通过-red2 35 vedio image
<guqiutao> 在 2025-02-07 上传 | 大小：629kb | 下载：0

[VHDL编程] cla16

说明：16位超前进位加法器的源代码，整个工程文件都有，是在ISE10.1下建立的，可以帮助理解超前进位原理（对了，是Verilog的，因为上面没看到只好选VHDL了）-16-bit look-ahead adder the source code files have the whole project was established under the ISE10.1 to help understand the lookahead pri
<nikis> 在 2025-02-07 上传 | 大小：629kb | 下载：0

[VHDL编程] ander

说明：FPGA与门源代码，实现功能：将两路输入信号相与，得到结果输出！使用Verilog HDL语言编程-FPGA and gate source code, and function: the two input signals phase and results output! Using the Verilog HDL language programming
<chuding> 在 2025-02-07 上传 | 大小：629kb | 下载：0

[VHDL编程] dsp-using-FPGA-book

说明：DSP Programming using VHDL book.
<mithun> 在 2025-02-07 上传 | 大小：629kb | 下载：0

[VHDL编程] Verilog-HDL-PPT

说明：Verilog HDL 经典教程夏宇闻老师主讲PPT-The Verilog HDL Classic teach Chengxia Yu Wen speaker teachers PPT
<李世鹏> 在 2025-02-07 上传 | 大小：629kb | 下载：0

[VHDL编程] XILINX-DSP

说明：xilinx DSP 开发指导教程，好用，VIRTEX 4 版-xilinx DSP development user guide , good, virtex 4 edition
<MA Xi-bin> 在 2025-02-07 上传 | 大小：629kb | 下载：0

[VHDL编程] compteur

说明：compteur simulation vhd quartus
<aria > 在 2025-02-07 上传 | 大小：629kb | 下载：0