资源列表

« 1 2 ... .66 .67 .68 .69 .70 2971.72 .73 .74 .75 .76 ... 4311 »

[VHDL编程VHDL

说明:自己收集的VHDL例程代码,适合初学者学习用,希望能给大家带来帮助。-Collected their own routines VHDL code, suitable for beginners to learn, I hope we can help.
<杨少栋> 在 2025-02-10 上传 | 大小:535kb | 下载:0

[VHDL编程heartbeat

说明:用VHDL编译的源代码,模仿心脏跳动,解压后直接用Quartus打开project即可-Compiled with VHDL source code, mimic the heart beating, after extracting the direct use of Quartus can open the project
<xie> 在 2025-02-10 上传 | 大小:535kb | 下载:0

[VHDL编程SASA

说明:串口程序,一共有四个模块名,波特率为1,包括接受,发送模块-Serial program, a total of four module name, the baud rate is 1, including the acceptance, sending module
<wu> 在 2025-02-10 上传 | 大小:535kb | 下载:0

[VHDL编程gas_meter_2lcd

说明:段式液晶的Verilog 驱动,效果很好,可以直接例话调用!-Verilog-stage liquid crystal driver, a good effect, so patients can call directly!
<tianxing> 在 2025-02-10 上传 | 大小:534kb | 下载:0

[VHDL编程key_scan4X4

说明:基于FPGA设计的矩阵键盘经过多次测试非常的好用 VHDL语言-FPGA-based design of repeated testing matrix keyboard is very easy to use VHDL language
<谭海龙> 在 2025-02-10 上传 | 大小:534kb | 下载:0

[VHDL编程program

说明:1/100s计时器的FPGA实现,本设计的计时器能实现显示最长计时时间为1分59.99秒,且精度大于1/100s,计时器能显示1/100s的时间.-1/100s timer FPGA, the design of the timer to achieve the longest time show time of 1 minutes, 59.99 seconds, and the precision is greater than 1/
<sword> 在 2025-02-10 上传 | 大小:534kb | 下载:0

[VHDL编程xiyiji

说明:描述了洗衣机的工作原理和实现方法,通过vhdl的逻辑描述和行为描述方便简单的实现了此功能-Describes the working principle of washing machine and its realization methods, through the logic of VHDL described and act descr iptions convenience simple realizing the func
<卧虎> 在 2025-02-10 上传 | 大小:535kb | 下载:0

[VHDL编程Fuzzy_Image

说明:A IEEE Paper for Noise Removal using Fuzzy is solved partially using VHDL, with my understanding the matlab tool is much easy to implement this but i tried and successfully completed, now i am revealing it partially for
<kalidas> 在 2025-02-10 上传 | 大小:535kb | 下载:0

[VHDL编程LCD-NH12864J-VHDL

说明:LCD NH12864J控制器编程实例,可作为编程的参考-LCD NH12864J Controler Prog examples
<房有定> 在 2025-02-10 上传 | 大小:534kb | 下载:0

[VHDL编程final-ashwin

说明:image difference in verilog
<prabhakar> 在 2025-02-10 上传 | 大小:534kb | 下载:0

[VHDL编程DDS

说明:DDS的FPGA实现(VHDL),只可调频,调幅可于外部DA实现。(内附三角波、正弦波、方波的rom调用)-DDS on FPGA (VHDL), only FM, AM can be implemented in an external DA. (With triangular wave, sine wave, square wave rom call)
<WSong> 在 2025-02-10 上传 | 大小:534kb | 下载:0

[VHDL编程ldpc576

说明:基于wimax协议的低密度奇偶校验码LDPC的VERILOG实现,亲测可用。-WiMAX protocol based on the low density parity check code VERILOG LDPC implementation, pro test available.
<kobe> 在 2025-02-10 上传 | 大小:534kb | 下载:0
« 1 2 ... .66 .67 .68 .69 .70 2971.72 .73 .74 .75 .76 ... 4311 »

源码中国 www.ymcn.org