资源列表

« 1 2 ... .02 .03 .04 .05 .06 2907.08 .09 .10 .11 .12 ... 4311 »

[VHDL编程qiangdaqi

说明:Quartus II工程压缩文件,是一个典型的基于FPGA的抢答器工程项目,有计数、BCD译码、动态扫描等模块。-Quartus II project files, is a typical browser-based FPGA Answer Project, a count, BCD decoding, dynamic scanning module.
<kg21kg> 在 2025-02-12 上传 | 大小:484kb | 下载:1

[VHDL编程ref3

说明:nexys 2 vhdl reference project for uart
<Mishu> 在 2025-02-12 上传 | 大小:484kb | 下载:0

[VHDL编程UART_Verilog

说明:Altera FPGA的UART通讯程序-Altera FPGA' s UART communication program
<bobpark> 在 2025-02-12 上传 | 大小:484kb | 下载:0

[VHDL编程experiment1

说明:VHDL实验一,利用原理图输入法设计4位全加器-VHDL test 1, use of schematic input 4-bit full adder design
<童长威> 在 2025-02-12 上传 | 大小:484kb | 下载:0

[VHDL编程v3-1-4-12

说明:A Novel VLSI Architecture of Hybrid Image Compression Model based on Reversible Blockade Transform
<sachin> 在 2025-02-12 上传 | 大小:484kb | 下载:0

[VHDL编程fir-filter-design-and-implementation

说明:简单正确的fir滤波器设计与实现,帮助我们更好的设计更复杂的滤波器-Simple and correct fir filter design and implementation, to help us better design more complex filter
<袁剑> 在 2025-02-12 上传 | 大小:484kb | 下载:0

[VHDL编程11_lcd1602

说明:这是一个fpga的lcd1602显示的代码,代码是用verilog语言写的,经过编译后成功了,-This is the fpga' s lcd1602 displayed code, code verilog language written successfully compiled,
<王坤> 在 2025-02-12 上传 | 大小:484kb | 下载:0

[VHDL编程VGA-FPGA

说明:典型的VGA显示驱动程序,用Verilog编写,容易懂-A typical VGA display driver, written in Verilog, easy to understand
<王传呈> 在 2025-02-12 上传 | 大小:484kb | 下载:0

[VHDL编程shizhong

说明:基于Verilog语言的时钟功能,具有调节时间,闹钟等功能-Verilog language-based clock function, regulate the time, alarm clock and other functions
<jimm> 在 2025-02-12 上传 | 大小:484kb | 下载:0

[VHDL编程SignalTap-II-instruction

说明:对于学习FPGA的同学来说仿真是必不可少的流程 但是仿真的方法signal tap是必须掌握的-For students learning FPGA simulation is an essential process but the simulation method tap signal is a must
<Gent Liu> 在 2025-02-12 上传 | 大小:484kb | 下载:0

[VHDL编程clock

说明:用VHDL 语言设计数字钟,实现在数码管上显示分钟和秒,并且可以手动调节分钟, 实现分钟的增或者减。该设计包括以下几个部分: (1)分频电路的设计,产生1Hz 的时钟信号,作为秒计时脉冲; (2)手动调节电路,包括“时增”“时减”“分增”“分减”。 (3)时分秒计时电路。 (4)7 段数码管显示电路。 将 SW1 和SW2 初始状态均置为高电平。拨动开关SW1 到低,分钟进行加计数,秒停 止计数,当计数到59
<panda> 在 2025-02-12 上传 | 大小:484kb | 下载:0

[VHDL编程b4b52

说明:4b5b编码器实现,初学者资源,简单的逻辑电路实现-4b5b encoder implementation, resources for beginners
<胡文昱> 在 2025-02-12 上传 | 大小:484kb | 下载:0
« 1 2 ... .02 .03 .04 .05 .06 2907.08 .09 .10 .11 .12 ... 4311 »

源码中国 www.ymcn.org