[VHDL编程] ise_lab16_dcm

说明：数字时钟设计 excd-1开发板 适合初学者学习-excd-1 DCM
<alex> 在 2025-02-13 上传 | 大小：471kb | 下载：0

[VHDL编程] 01-NEC_1997_B

说明：简易数字频率计（1997年B题）,本例程的rst(复位)键位于拨码开关的第1位(最右边),高电平有效。-Simple digital frequency meter Problem B (1997), the routine rst (reset) button is located in one of the DIP switch (far right), high effective.
<艾米丽> 在 2025-02-13 上传 | 大小：471kb | 下载：0

[VHDL编程] Attachments_2012_06_19

说明：verilog basic materials-verilog basic materials
<Regina> 在 2025-02-13 上传 | 大小：471kb | 下载：0

[VHDL编程] PS2_PCM_VGA

说明：ps2信号输入经解码通过vga显示输出，能显示0~9任意一个数字在屏幕。-ps2 signal input by the decoder through the vga display output, 0 to 9, any number can display on the screen.
<yuzhuo> 在 2025-02-13 上传 | 大小：471kb | 下载：0

[VHDL编程] FinalCPU

说明：用VHDL语言编写的简单CPU程序,实现了加减乘除和移位功能。-a simple CPU program writen by VHDL language , it realizes the add, subtract, multiply ，divide and shift function.
<myw> 在 2025-02-13 上传 | 大小：471kb | 下载：0

[VHDL编程] RAM_FIFO

说明：双向fifo,但只能实现只读或者只写，同步读写在时序上很难做出好的设计和判断-bidirectional fifo
<zdg> 在 2025-02-13 上传 | 大小：471kb | 下载：0

[VHDL编程] ISE_lab16

说明：简易数字频率计，可以运行。可用ise10.0以上版本打开-Simple digital frequency meter, you can run. Available ise10.0 version open
<郭稳> 在 2025-02-13 上传 | 大小：471kb | 下载：0

[VHDL编程] example

说明：一个电子秒表，最大显示59.99,具有暂停和reset功能-An electronic stopwatch, the maximum display 59.99, with a pause and reset functions
<王翰宇> 在 2025-02-13 上传 | 大小：471kb | 下载：0

[VHDL编程] key_ctr_smg

说明：使用altera公司的处理器，使用verilog语言编程，程序功能是按键控制数码管-Use altera' s processors, using verilog language programming, the program features a digital key control
<刘万斌> 在 2025-02-13 上传 | 大小：471kb | 下载：0

[VHDL编程] Arithmetic_blok

说明：Fast arithmetic bloc.
<wuborg> 在 2025-02-13 上传 | 大小：471kb | 下载：0

[VHDL编程] lab9_2

说明：用verilog实现更高级的交通灯：增加*模式。实质上是对米粒状态机的掌握-An implementation in verilog on Mealy FSM
<Wangchy> 在 2025-02-13 上传 | 大小：471kb | 下载：0

[VHDL编程] pll_self_rst

说明：用于检测ALTERA FPGA PLL应用中出现的假锁定问题(Used to detect false lock problems in ALTERA FPGA PLL applications)
<njithjw > 在 2025-02-13 上传 | 大小：471kb | 下载：0