文件名称:DDR控制器
- 所属分类：
- VHDL编程
- 资源属性：
- [PDF]
- 上传时间：
- 2011-02-15
- 文件大小：
- 471.59kb
- 下载次数：
- 0次
- 提 供 者：
- apple19860709
- 相关连接：
- 无
- 下载说明：
- 别用迅雷下载，失败请重下，重下不扣分！
介绍说明－－下载内容均来自于网络，请自行研究使用
不错很详细
(系统自动生成,下载前可以参看下载内容)
下载文件列表
压缩包 : DDR SDRAM控制器verilog代码及中文说明文档（公司内部解禁）.rar 列表 DDR SDRAM控制器verilog代码及中文说明文档（公司内部解禁）\DDR SDRAM\DDR SDRAM\DDR SDRAM\mem_interface_top.txt DDR SDRAM控制器verilog代码及中文说明文档（公司内部解禁）\DDR SDRAM\DDR SDRAM\DDR SDRAM\mem_interface_top_addr_gen_0.txt DDR SDRAM控制器verilog代码及中文说明文档（公司内部解禁）\DDR SDRAM\DDR SDRAM\DDR SDRAM\mem_interface_top_backend_fifos_0.txt DDR SDRAM控制器verilog代码及中文说明文档（公司内部解禁）\DDR SDRAM\DDR SDRAM\DDR SDRAM\mem_interface_top_backend_rom_0.txt DDR SDRAM控制器verilog代码及中文说明文档（公司内部解禁）\DDR SDRAM\DDR SDRAM\DDR SDRAM\mem_interface_top_cmp_rd_data_0.txt DDR SDRAM控制器verilog代码及中文说明文档（公司内部解禁）\DDR SDRAM\DDR SDRAM\DDR SDRAM\mem_interface_top_controller_iobs_0.txt DDR SDRAM控制器verilog代码及中文说明文档（公司内部解禁）\DDR SDRAM\DDR SDRAM\DDR SDRAM\mem_interface_top_data_gen_16.txt DDR SDRAM控制器verilog代码及中文说明文档（公司内部解禁）\DDR SDRAM\DDR SDRAM\DDR SDRAM\mem_interface_top_data_path_0.txt DDR SDRAM控制器verilog代码及中文说明文档（公司内部解禁）\DDR SDRAM\DDR SDRAM\DDR SDRAM\mem_interface_top_data_path_iobs_0.txt DDR SDRAM控制器verilog代码及中文说明文档（公司内部解禁）\DDR SDRAM\DDR SDRAM\DDR SDRAM\mem_interface_top_data_tap_inc.txt DDR SDRAM控制器verilog代码及中文说明文档（公司内部解禁）\DDR SDRAM\DDR SDRAM\DDR SDRAM\mem_interface_top_data_write_0.txt DDR SDRAM控制器verilog代码及中文说明文档（公司内部解禁）\DDR SDRAM\DDR SDRAM\DDR SDRAM\mem_interface_top_ddr_controller_0.txt DDR SDRAM控制器verilog代码及中文说明文档（公司内部解禁）\DDR SDRAM\DDR SDRAM\DDR SDRAM\mem_interface_top_idelay_ctrl.txt DDR SDRAM控制器verilog代码及中文说明文档（公司内部解禁）\DDR SDRAM\DDR SDRAM\DDR SDRAM\mem_interface_top_infrastructure.txt DDR SDRAM控制器verilog代码及中文说明文档（公司内部解禁）\DDR SDRAM\DDR SDRAM\DDR SDRAM\mem_interface_top_infrastructure_iobs_0.txt DDR SDRAM控制器verilog代码及中文说明文档（公司内部解禁）\DDR SDRAM\DDR SDRAM\DDR SDRAM\mem_interface_top_iobs_0.txt DDR SDRAM控制器verilog代码及中文说明文档（公司内部解禁）\DDR SDRAM\DDR SDRAM\DDR SDRAM\mem_interface_top_main_0.txt DDR SDRAM控制器verilog代码及中文说明文档（公司内部解禁）\DDR SDRAM\DDR SDRAM\DDR SDRAM\mem_interface_top_parameters_0.txt DDR SDRAM控制器verilog代码及中文说明文档（公司内部解禁）\DDR SDRAM\DDR SDRAM\DDR SDRAM\mem_interface_top_pattern_compare8.txt DDR SDRAM控制器verilog代码及中文说明文档（公司内部解禁）\DDR SDRAM\DDR SDRAM\DDR SDRAM\mem_interface_top_RAM_D_0.txt DDR SDRAM控制器verilog代码及中文说明文档（公司内部解禁）\DDR SDRAM\DDR SDRAM\DDR SDRAM\mem_interface_top_rd_data_0.txt DDR SDRAM控制器verilog代码及中文说明文档（公司内部解禁）\DDR SDRAM\DDR SDRAM\DDR SDRAM\mem_interface_top_rd_data_fifo_0.txt DDR SDRAM控制器verilog代码及中文说明文档（公司内部解禁）\DDR SDRAM\DDR SDRAM\DDR SDRAM\mem_interface_top_rd_wr_addr_fifo_0.txt DDR SDRAM控制器verilog代码及中文说明文档（公司内部解禁）\DDR SDRAM\DDR SDRAM\DDR SDRAM\mem_interface_top_tap_ctrl_0.txt DDR SDRAM控制器verilog代码及中文说明文档（公司内部解禁）\DDR SDRAM\DDR SDRAM\DDR SDRAM\mem_interface_top_tap_logic_0.txt DDR SDRAM控制器verilog代码及中文说明文档（公司内部解禁）\DDR SDRAM\DDR SDRAM\DDR SDRAM\mem_interface_top_test_bench_0.txt DDR SDRAM控制器verilog代码及中文说明文档（公司内部解禁）\DDR SDRAM\DDR SDRAM\DDR SDRAM\mem_interface_top_top_0.txt DDR SDRAM控制器verilog代码及中文说明文档（公司内部解禁）\DDR SDRAM\DDR SDRAM\DDR SDRAM\mem_interface_top_user_interface_0.txt DDR SDRAM控制器verilog代码及中文说明文档（公司内部解禁）\DDR SDRAM\DDR SDRAM\DDR SDRAM\mem_interface_top_v4_dm_iob.txt DDR SDRAM控制器verilog代码及中文说明文档（公司内部解禁）\DDR SDRAM\DDR SDRAM\DDR SDRAM\mem_interface_top_v4_dqs_iob.txt DDR SDRAM控制器verilog代码及中文说明文档（公司内部解禁）\DDR SDRAM\DDR SDRAM\DDR SDRAM\mem_interface_top_v4_dq_iob.txt DDR SDRAM控制器verilog代码及中文说明文档（公司内部解禁）\DDR SDRAM\DDR SDRAM\DDR SDRAM\mem_interface_top_wr_data_fifo_16.txt DDR SDRAM控制器verilog代码及中文说明文档（公司内部解禁）\DDR SDRAM\DDR SDRAM\DDR SDRAM\使用 Virtex-4 FPGA 器件实现DDR SDRAM控制器.pdf DDR SDRAM控制器verilog代码及中文说明文档（公司内部解禁）\DDR SDRAM\使用说明请参看右侧注释====〉〉.txt DDR SDRAM控制器verilog代码及中文说明文档（公司内部解禁）\使用说明请参看右侧注释====〉〉.txt DDR SDRAM控制器verilog代码及中文说明文档（公司内部解禁）\DDR SDRAM\DDR SDRAM\DDR SDRAM DDR SDRAM控制器verilog代码及中文说明文档（公司内部解禁）\DDR SDRAM\DDR SDRAM DDR SDRAM控制器verilog代码及中文说明文档（公司内部解禁）\DDR SDRAM DDR SDRAM控制器verilog代码及中文说明文档（公司内部解禁）