资源列表
[VHDL编程] fenpinqi11
说明:基于FPGA的分频器设计,已经通过了仿真(VHDL语言编写)-divider based on FPGA design, has adopted the simulation (VHDL language)<董省> 在 2025-02-22 上传 | 大小:445kb | 下载:0
[VHDL编程] f_divider
说明:16-bit frequency divider (32 MHz,16,8,...) based on altera fpga.<abu_faisul> 在 2025-02-22 上传 | 大小:445kb | 下载:0
[VHDL编程] shuzizhong
说明:这时用VHDL语言编写的多功能数字钟,具有正常的计时功能,还能进行校时、校分,并且具有整点报时功能-Then with the VHDL language multi-functional digital clock, with the normal timing functions, but also to the school, the school hours, and have the whole point timekeepi<小黄> 在 2025-02-22 上传 | 大小:445kb | 下载:0
[VHDL编程] AlteraMandelbrotC2H
说明:Altera Mandelbrot C2H demo-Altera Mandelbrot C2H demo<zhang> 在 2025-02-22 上传 | 大小:445kb | 下载:0
[VHDL编程] dingshiqi2
说明:我的课程作业,59:59定时器,板子晶振50mHZ-My coursework, 59:59 timer board crystal 50mHZ<薛翔宇> 在 2025-02-22 上传 | 大小:444kb | 下载:0
[VHDL编程] axi4-checker
说明:ARM公司官方的AXI4总线的SVA检测。带完整说明文档,AXI4,AXI4-Lite,AXI4-Stream协议均已经包含-ARM s official AXI4 bus SVA testing. With complete documentation, AXI4, AXI4-Lite, AXI4-Stream protocol are already included<Linear> 在 2025-02-22 上传 | 大小:444kb | 下载:0
[VHDL编程] Verilog-数字频率计
说明:verilog数字频率计设计,内容挺详细(Verilog Frequence Measure)<Select_Ser > 在 2025-02-22 上传 | 大小:444kb | 下载:0