资源列表

« 1 2 ... .38 .39 .40 .41 .42 2843.44 .45 .46 .47 .48 ... 4311 »

[VHDL编程fenpinqi11

说明:基于FPGA的分频器设计,已经通过了仿真(VHDL语言编写)-divider based on FPGA design, has adopted the simulation (VHDL language)
<董省> 在 2025-02-22 上传 | 大小:445kb | 下载:0

[VHDL编程CpldVhdl

说明:用VHDL语言写的程序包含如下功能:1.键盘扫描2.控制AD转换3.产生PWM信号与51系列CPU接口,接在51地址数据总线上,单片机通过访问地址总线上的数据寄存器来控制CPLD-VHDL language used to write the procedure that contains the following functions: 1. Keyboard scan 2. Control of AD converters 3. G
<liubaogui> 在 2025-02-22 上传 | 大小:445kb | 下载:0

[VHDL编程3nFJBkkt

说明:基于verilog HDL语言的FPGA设计,实例,大量的-very good
<gaoyukun> 在 2025-02-22 上传 | 大小:445kb | 下载:0

[VHDL编程f_divider

说明:16-bit frequency divider (32 MHz,16,8,...) based on altera fpga.
<abu_faisul> 在 2025-02-22 上传 | 大小:445kb | 下载:0

[VHDL编程uartvhdl

说明:用VHDL语言实现UART的通信协议,可以实现与其他外围设备的通信。-it use vhdl realize the uart,it can help you communicate the to communicate。
<张峰> 在 2025-02-22 上传 | 大小:445kb | 下载:0

[VHDL编程shuzizhong

说明:这时用VHDL语言编写的多功能数字钟,具有正常的计时功能,还能进行校时、校分,并且具有整点报时功能-Then with the VHDL language multi-functional digital clock, with the normal timing functions, but also to the school, the school hours, and have the whole point timekeepi
<小黄> 在 2025-02-22 上传 | 大小:445kb | 下载:0

[VHDL编程AlteraMandelbrotC2H

说明:Altera Mandelbrot C2H demo-Altera Mandelbrot C2H demo
<zhang> 在 2025-02-22 上传 | 大小:445kb | 下载:0

[VHDL编程dingshiqi2

说明:我的课程作业,59:59定时器,板子晶振50mHZ-My coursework, 59:59 timer board crystal 50mHZ
<薛翔宇> 在 2025-02-22 上传 | 大小:444kb | 下载:0

[VHDL编程axi4-checker

说明:ARM公司官方的AXI4总线的SVA检测。带完整说明文档,AXI4,AXI4-Lite,AXI4-Stream协议均已经包含-ARM s official AXI4 bus SVA testing. With complete documentation, AXI4, AXI4-Lite, AXI4-Stream protocol are already included
<Linear> 在 2025-02-22 上传 | 大小:444kb | 下载:0

[VHDL编程Verilog-数字频率计

说明:verilog数字频率计设计,内容挺详细(Verilog Frequence Measure)
<Select_Ser > 在 2025-02-22 上传 | 大小:444kb | 下载:0

[VHDL编程spec.tar

说明:M.2 testing specification
<isaac172106 > 在 2025-02-22 上传 | 大小:444kb | 下载:0

[VHDL编程2

说明:VHDL代码,一些课本的小程序。包含3线-8线译码器,4选1选择器,6层电梯,8线-3线编码器,8线-3线优先编码器,8选1,BCD-7段显示译码器真值表,半加器,摩尔状态机,数字时钟,序列检测器的设计,一般状态机等等。(VHDL code, some textbooks for small programs. It includes 3 line -8 line decoder, 4 selector 1 selector, 6 el
<zidting> 在 2025-02-22 上传 | 大小:444kb | 下载:0
« 1 2 ... .38 .39 .40 .41 .42 2843.44 .45 .46 .47 .48 ... 4311 »

源码中国 www.ymcn.org