资源列表

« 1 2 ... .36 .37 .38 .39 .40 2841.42 .43 .44 .45 .46 ... 4311 »

[VHDL编程自动打铃系统

说明:自动打铃系统,在MAXPLUS平台下动行,能实现计时、打铃控制等功能。 -automatic bell system, the Converter Platform animal, able to plan, a Bell controls.
<程成> 在 2025-02-22 上传 | 大小:444kb | 下载:0

[VHDL编程fre_count

说明:fpga频率计altera DE2开发板调试通过-fpga altera DE2 frequency count
<范梁> 在 2025-02-22 上传 | 大小:443kb | 下载:0

[VHDL编程verilogiic1121

说明:本程序是基于verilog HDL的iic程序,需要的下载-This procedure is based on the Verilog HDL IIC procedures, the need to download
<李炯> 在 2025-02-22 上传 | 大小:443kb | 下载:0

[VHDL编程vlsi

说明:参照8051系列MCU中断系统的相应控制应答功能,设计一个具有8个中断源的中断响应控制应答系统-Reference to the 8051 MCU interrupt system, the corresponding control response function, and design an eight interrupt sources interrupt response control response system
<王天成> 在 2025-02-22 上传 | 大小:443kb | 下载:0

[VHDL编程Encoder

说明:VHDL Beispiel für Encoder
<sinp0915> 在 2025-02-22 上传 | 大小:443kb | 下载:0

[VHDL编程8_LigWater

说明:FPGA,VHDL语言 :分频1S 8位流水灯,适用于所有FPGA芯片,VHDL源程序-FPGA, VHDL language: divide-1S 8 light water, and apply to all FPGA chip, VHDL source code! !
<李诚> 在 2025-02-22 上传 | 大小:443kb | 下载:0

[VHDL编程LEDshanshuodeng

说明:让实验板上的8 个LED 周期性的闪烁。通过这个实验,熟悉并掌握采用计数 与判断的方式来实现分频的Verilog HDL 的编程方法以及Quartus II 软件的使 用方法和开发流程。-The experimental board 8 LED periodically flashes. Through this experiment, the familiar and the master counts and judgmen
<王恒> 在 2025-02-22 上传 | 大小:443kb | 下载:0

[VHDL编程lcd_verilog

说明:LCD显示模块的编码,可以FPGA的LCD显示屏上显示文字-LCD display module coding FPGA LCD screen to display text
<dujinzhe> 在 2025-02-22 上传 | 大小:443kb | 下载:0

[VHDL编程6luqiangda

说明:六路抢答器,保证抢答模块绝对一输出,无后门。-All the buzzer, an absolute guarantee that vies to answer first module output, no back door.
<> 在 2025-02-22 上传 | 大小:443kb | 下载:0

[VHDL编程Verilog-trafficLights

说明:使用格雷码和one-hot码设计的交通灯程序-Gray code using traffic lights and one-hot code design
<盛迪> 在 2025-02-22 上传 | 大小:443kb | 下载:0

[VHDL编程clock

说明:数字时钟的实现,数码管显示,实现时分秒的显示(The realization of the digital clock)
<友人a格 > 在 2025-02-22 上传 | 大小:443kb | 下载:0

[VHDL编程1

说明:VHDL代码,一些课本的小程序。包含3线-8线译码器,4选1选择器,6层电梯,8线-3线编码器,8线-3线优先编码器,8选1,BCD-7段显示译码器真值表,半加器,摩尔状态机,数字频率计,数字时钟,序列检测器的设计,一般状态机等等。(VHDL code, some textbooks for small programs. Includes 3 -8 decoder, 4 1 selector, 6 elevator, line 8 L
<zidting> 在 2025-02-22 上传 | 大小:443kb | 下载:0
« 1 2 ... .36 .37 .38 .39 .40 2841.42 .43 .44 .45 .46 ... 4311 »

源码中国 www.ymcn.org