资源列表
[VHDL编程] VGA_1024×768×85
说明:用verilog hdl实现的VGA显示彩条信号,其中包括VGA时序、竖彩条、横彩条、棋盘格-Using verilog hdl realize the VGA display color signals, including VGA timing, vertical color, Wang Cai, the checkerboard lattice<华磊> 在 2025-02-22 上传 | 大小:440kb | 下载:0
[VHDL编程] PDC-9022-A
说明:cy68013 vhdl code and usb high speed<namushin> 在 2025-02-22 上传 | 大小:440kb | 下载:0
[VHDL编程] counter_0-to-9999
说明:数码管计数,在数码管上计数,从0计到-Digital counting experiment, the digital count on, count from 0 to 9999<chen> 在 2025-02-22 上传 | 大小:440kb | 下载:0
[VHDL编程] Avnet_V5FXT
说明:Avnet_V5FXT_Development_Board_Embedded_Design 是学习FPGA嵌入式入门文档,源自xilinx,权威易懂 -Avnet_V5FXT_Development_Board_Embedded_DesignFPGA embedded learning introductory document xilinx, authoritative and easy to understand<jiluping> 在 2025-02-22 上传 | 大小:439kb | 下载:0
[VHDL编程] CRC-generator
说明:提出了一种32位并行和高度流水线的循环冗余码(CRC)发生器。 该设计可以处理5个不同的通道,每个输入速率为2Gbps(总输出吞吐量为5x4Gbps)。 生成的CRC与32位以太网标准兼容。 该电路已经在0.35Micron标准CMOS工艺中使用标准单元实现,其使用Galois Fields的特性,并且被认为是“自由的”IP。-A 32-bit parallel and highly pipelined Cyclic Redu<asdtgg> 在 2025-02-22 上传 | 大小:439kb | 下载:0
[VHDL编程] Up_Down_Counter v1.0
说明:FPGA Up/Down couner Module<serg_86 > 在 2025-02-22 上传 | 大小:439kb | 下载:0