资源列表

« 1 2 ... .20 .21 .22 .23 .24 2725.26 .27 .28 .29 .30 ... 4311 »

[VHDL编程uart_rxd

说明:NIOS II IDE 编程, uart_txd测试程序,仅供参考。-NIOS II IDE programming, uart_txd testing procedures, for information purposes only.
<张建> 在 2025-02-26 上传 | 大小:380kb | 下载:0

[VHDL编程VHDLEXAM

说明:
<李志> 在 2025-02-26 上传 | 大小:380kb | 下载:0

[VHDL编程4vlx25_mdm_xmd

说明:实用的程序代码,希望对大家有用,已经调试通过-Practical program code, in the hope that useful to everybody, has debugging through
<人杰> 在 2025-02-26 上传 | 大小:380kb | 下载:0

[VHDL编程fpga_sram

说明:Altera cyclone ep1c6对sram idt71系列的读写时序控制-Altera cyclone ep1c6 of sram idt71 series of read and write timing control
<wmy> 在 2025-02-26 上传 | 大小:380kb | 下载:0

[VHDL编程DE2_schematics

说明:Altera FPGA DE2的原理图,相信有很大的帮助,经典的FPGA设计电路及相关的接口都有了。-Altera FPGA DE2 the schematic diagram, I believe there is a great help, classic design FPGA circuits and related interfaces have.
<skytech> 在 2025-02-26 上传 | 大小:380kb | 下载:0

[VHDL编程dianziqin

说明:这个程序是利用Quartus II编写的利用数控分频器设计硬件电子琴,主系统由3个模块组成,顶层设计文件内部有三个功能模块:SPEAKER.VHD 和TONE.VHD和NoteTabs.vhd。模块TONE是音阶发生器,模块SPEAKER中的主要电路是一个数控分频器,NOTETABS模块用于产生节拍控制和音阶选择信号。-This program is the use of Quartus II design prepared by th
<哈哈> 在 2025-02-26 上传 | 大小:380kb | 下载:0

[VHDL编程DE2_schematics

说明:DE2 sch -DE2 sch .............
<gongcheng> 在 2025-02-26 上传 | 大小:380kb | 下载:0

[VHDL编程Verilog2001_Standard

说明:Using the New Verilog_2001 Standard Verifying Hardware-Using the New Verilog_2001 Standard Verifying Hardware
<park wan soon> 在 2025-02-26 上传 | 大小:380kb | 下载:0

[VHDL编程modelsim

说明:modelsim的初学教程,quartus10以上的版本不自带时序仿真,modelsim仿真好用-modelsim beginner tutorials, quartus10 above version does not own timing simulation, modelsim simulation handy
<张明想> 在 2025-02-26 上传 | 大小:379kb | 下载:0

[VHDL编程add

说明:分别输入两个复数的实部和虚部,求两个复数的和,输出和的实部和虚部-Enter the two complex numbers are the real and imaginary parts of the sum of two complex numbers, the real output and the imaginary part
<袁文瑞> 在 2025-02-26 上传 | 大小:379kb | 下载:0

[VHDL编程voda

说明:Water vending machine
<Dusica> 在 2025-02-26 上传 | 大小:379kb | 下载:0

[VHDL编程m_sequence_fpga

说明:采用Verilog语言编写的伪随机序列——m序列,可用作通信系统输入数据源。-Use Verilog language- m sequence pseudo random sequence, and can be used as input data sources in communication system.
<qiaofeng> 在 2025-02-26 上传 | 大小:379kb | 下载:0
« 1 2 ... .20 .21 .22 .23 .24 2725.26 .27 .28 .29 .30 ... 4311 »

源码中国 www.ymcn.org