[VHDL编程] Verilog FSM

说明：本实验介绍了FSM状态机的特点 应用等 其中源代码相当的详细，适合初学人群
<zhuyuzeng3319293@sina.com> 在 2011-08-10 上传 | 大小：381.38kb | 下载：0

[VHDL编程] cpu-leon3-xilinx-ml505

说明：
<zhao onely> 在 2025-02-26 上传 | 大小：382kb | 下载：0

[VHDL编程] signalprocess_fft_VHDL

说明：一篇用VHDL实现快速傅立叶变换的论文，包括原理分析和代码实现，印度圣雄甘地大学M.A.学院提供，同时包含使用手册，做FFT很好的-VHDL with a fast Fourier transform papers, including the principle of analysis and code, India Mahatma Gandhi Institute of the University of MA, at the sa
<费尔德> 在 2025-02-26 上传 | 大小：382kb | 下载：0

[VHDL编程] alteraBGAan114

说明：推荐BGA布线方法，希望在pcb设计中有所帮助-Recommended BGA wiring, and I hope that in the pcb design help
<renaifeng> 在 2025-02-26 上传 | 大小：382kb | 下载：0

[VHDL编程] FPGAguide

说明：FPGA实验指导书，对初学者有不小的帮助-FPGA guide
<减肥药> 在 2025-02-26 上传 | 大小：382kb | 下载：0

[VHDL编程] alarmclock

说明：数字时中（VHDL）-Numbers in (VHDL)! ! ! ! ! ! ! ! ! ! ! ! ! ! ! !
<阿甘> 在 2025-02-26 上传 | 大小：382kb | 下载：0

[VHDL编程] alu1

说明：设计16位算术逻辑单元，能实现加、减、加1、减1、与、或、非、传送的功能。-Design of 16-bit arithmetic logic unit, to add, subtract, add 1, subtract 1, AND, OR, NOT, transfer function.
<痴心> 在 2025-02-26 上传 | 大小：381kb | 下载：0

[VHDL编程] Digitron_driver

说明：分模块描述的8位数码管驱动，在上面静态显示12345678.-Points module describes eight digital tube driver, in static display above 12345678.
<张瀚元> 在 2025-02-26 上传 | 大小：381kb | 下载：0

[VHDL编程] clk_generator

说明：时钟分频的verilog代码，能够实现小数分频，文件为Xilinx ISE工程文件-Frequency clock divider verilog codes, it is possible to achieve fractional file to Xilinx ISE Project Files
<duzengquan> 在 2025-02-26 上传 | 大小：381kb | 下载：0

[VHDL编程] clock

说明：多功能数字钟的verilog程序，可用于年月日的记时和显示。-Multi-function digital clock verilog procedures, can be used for date time and display.
<万力> 在 2025-02-26 上传 | 大小：381kb | 下载：0

[VHDL编程] count

说明：用verilog语言编写一个计数器，改参数实现不同时间的计数器(Writing a counter in the Verilog language)
<sagee> 在 2025-02-26 上传 | 大小：381kb | 下载：0

[VHDL编程] 07_uart_test

说明：黑金FPGA开发板实现串口Uart通信的verilog代码(Serial Uart communication)
<啊啊啊阿波> 在 2025-02-26 上传 | 大小：381kb | 下载：0