资源列表

« 1 2 ... .03 .04 .05 .06 .07 2708.09 .10 .11 .12 .13 ... 4311 »

[VHDL编程movebyvoice

说明:凌阳单片机的语音控制代码。通过语音控制小车的运动。-Sunplus SCM voice control code. Trolley through voice control of the movement.
<周东文> 在 2025-02-27 上传 | 大小:372kb | 下载:0

[VHDL编程D_Clock

说明:数字钟的主要功能有年月日时分秒的显示输出功能和对日期及时间进行设置的功能,还可以有整点报时等功能。设计数字钟的核心问题是时钟日期的自动转换功能。即自动识别不同月份的天数的控制。据此可以设计一个如图1所示结构的数字钟,该数字钟包括校时模块、时分秒计时模块、年月日模块、和输出选择模块。-digital clock is the main function Minutes date when the output function and t
<送水的> 在 2025-02-27 上传 | 大小:372kb | 下载:0

[VHDL编程taxi

说明:在Quatus下用VerilogHDL语言编写,实现出租车计价器功能-VerilogHDL in Quatus using language to achieve functional Taximeter
<baohaitao> 在 2025-02-27 上传 | 大小:372kb | 下载:0

[VHDL编程teach

说明:VHDL使用教程很好值得下载共享语法很全面-VHDL Tutorial good use of grammar is worth sharing to download very comprehensive
<王永顺> 在 2025-02-27 上传 | 大小:372kb | 下载:0

[VHDL编程EDA-Clock

说明:基本功能: 1、输入1KHZ的时钟; 2、能显示时、分、秒,24小时制; 3、时和分有校正功能; 4、当计时器运行到59分49秒开始报时,每鸣叫1s就停叫1s,共鸣叫6响;前5响为低音,频率为500HZ;最后一响为高音,频率为1KHZ; 5、可设定夜间某个时段不报时; 6、设定闹钟。 -Basic functions: input 1kHz clock 2, display hours, minutes,
<李伟> 在 2025-02-27 上传 | 大小:371kb | 下载:0

[VHDL编程clock-pro

说明:一款用verilog 编写在经典时钟程序,很好用,和大家分享了-A verilog prepared in the classic clock program, easy to use, and to share with you! ! !
<*飞> 在 2025-02-27 上传 | 大小:371kb | 下载:0

[VHDL编程LCD1602_cpld_max_vhdl

说明:LCD1602 完整的MAX2 CPLD VHDL 代码,可以直接使用的-LCD1602 MAX2 CPLD VHDL
<myeking> 在 2025-02-27 上传 | 大小:371kb | 下载:0

[VHDL编程fft

说明:FPGA实现FFT算法的源代码及工程文件,此工程为ISE工程项目。有详细的说明,可以运行。-FPGA Implementation of FFT algorithm source code and project files, this works for the ISE project. There are detailed instructions, you can run.
<> 在 2025-02-27 上传 | 大小:371kb | 下载:0

[VHDL编程adders

说明:half,full,4,8,10 and 12bit RCA adders
<777end> 在 2025-02-27 上传 | 大小:371kb | 下载:0

[VHDL编程MUX_8X1

说明:Verilog code for 8X1 Multiplexer
<Rajesh> 在 2025-02-27 上传 | 大小:371kb | 下载:0

[VHDL编程uart_server

说明:24路串口转1路串口服务程序, 包括FIFO模块,串口接收,发送模块,定时器模块,检测控制模块等。采用Verilog编写-24 way serial ports to 1 serial port, including FIFO module,RX module,TX module, timer module, detection and control module, etc.. Verilog preparation
<wangyu> 在 2025-02-27 上传 | 大小:371kb | 下载:0

[VHDL编程Xilinx_Spartan6 _VGA

说明:Xilinx_Spartan6 FPGA VGA driver
<570653500@qq.com> 在 2021-05-02 上传 | 大小:371.45kb | 下载:0
« 1 2 ... .03 .04 .05 .06 .07 2708.09 .10 .11 .12 .13 ... 4311 »

源码中国 www.ymcn.org