资源列表

« 1 2 ... .02 .03 .04 .05 .06 2707.08 .09 .10 .11 .12 ... 4311 »

[VHDL编程the-keys

说明:按键发送数据程序,四个按键,依次通过串口发送16进制的80,81,82,83-the keys
<骆郑钧> 在 2025-02-27 上传 | 大小:371kb | 下载:0

[VHDL编程keyscontrol

说明:4*3键盘扫描输入,带移位,8段LED灯扫描显示-4×3keys control
<随辰扬> 在 2025-02-27 上传 | 大小:371kb | 下载:0

[VHDL编程DESIGN-AND-IMPLEMENTATION-OF-DIFFERENT-MULTIPLIER

说明:DESIGN AND IMPLEMENTATION OF DIFFERENT MULTIPLIERS USING VHDL
<Christoffer> 在 2025-02-27 上传 | 大小:371kb | 下载:0

[VHDL编程SEG_Dynamic

说明:用vhdl实现四位数码管的程序,可用于计时等功能,绝对可用-well,my english is so poor that i can not translate it
<你大爷> 在 2025-02-27 上传 | 大小:371kb | 下载:0

[VHDL编程Elevator-automatic-control-program

说明:电梯自动控制程序Elevator automatic control programElevator autoElevator automatic control programmatic control program-Elevator automatic control program Elevator automatic Elevator automatic control programcontrol program
<chen xiang> 在 2025-02-27 上传 | 大小:371kb | 下载:0

[VHDL编程stack

说明:设计了一个深度为64,字长为16_bit堆栈,要求有栈空、栈满和栈溢出信号。试以双向移位寄存器结构或存储器结构的电路结构方式设计完成电路,并说明它的特点。-Designed with a depth of 64, the word length is 16_bit stack, stack empty, stack full and stack overflow signal. Trial to the way of bi-direct
<张明> 在 2025-02-27 上传 | 大小:371kb | 下载:0

[VHDL编程rxtx

说明:使用Verilog语言实现的rx转tx,下载使用的时候请您关注下你的所选的FPGA的型号-Use Verilog language rx turn tx, download your concern under the model of the selected FPGA
<sunshine> 在 2025-02-27 上传 | 大小:371kb | 下载:0

[VHDL编程lcd_driver

说明:利用FPGA实现lcd 显示 “龙” 字-The use of FPGAs to achieve lcd Dragon "
<露电子> 在 2025-02-27 上传 | 大小:371kb | 下载:0

[VHDL编程sram_5_successed

说明:存储器SRAM读写程序,将数字信号存入SRAM-Memory SRAM read and write procedures, the digital signal into the SRAM
<sujy> 在 2025-02-27 上传 | 大小:371kb | 下载:0

[VHDL编程Voice-storage-and-playback-system

说明:基于DE2开发板的语音存储和回放系统,包括整个工程的所有源文件,使用的quarters软件。-Based on the DE2 board voice storage and playback system, including all of the source files of the entire project, the quarters software.
<> 在 2025-02-27 上传 | 大小:371kb | 下载:0

[VHDL编程1602

说明:LCD1602液晶屏显示,用verilog HDL实现。-1602 LCD display
<木子宝宝go> 在 2025-02-27 上传 | 大小:371kb | 下载:0

[VHDL编程synchronism_design

说明:信号进入不同时钟域时的同步处理的例子,请有需要的借鉴参考-Example of the synchronization signal into different clock domains, there is a need to draw reference
<张炽> 在 2025-02-27 上传 | 大小:371kb | 下载:0
« 1 2 ... .02 .03 .04 .05 .06 2707.08 .09 .10 .11 .12 ... 4311 »

源码中国 www.ymcn.org