[VHDL编程] clock

说明：多功能数字时钟设计的源程序,可以实现计时\闹钟\鸣笛等基本功能多功能数字时钟 可报时 调整时间-Multi-functional digital clock timekeeping adjustment time
<yuhui> 在 2025-02-28 上传 | 大小：347kb | 下载：0

[VHDL编程] tongyong

说明：通用寄存器组中有1个写入端口，当DRWr=1时，在时钟clk的上升沿将数据总线上的数据写入DR[1..0]指定的寄存器。-General-purpose register group has a write port, when DRWr = 1 when the clk rising edge of the clock on the data bus write data DR [1 .. 0] specify the registe
<happy_tian> 在 2025-02-28 上传 | 大小：347kb | 下载：0

[VHDL编程] si_xi_fen

说明：Quartus环境下，用verilog ＨＤＬ写的光电码盘的四细分程序，用于获得转向和转速-Quartus environment, use verilog HDL write light code disc four segmentation procedure, are used to obtain steering and speed
<> 在 2025-02-28 上传 | 大小：347kb | 下载：0

[VHDL编程] shumaguan

说明：四个数码管静态显示，且让数码管循环显示0到F-Four digital tube static display and digital control loop 0 to F
<huan> 在 2025-02-28 上传 | 大小：347kb | 下载：0

[VHDL编程] hmjieshou

说明：通过使用fpga的串口来实现汉明码的接收并可以成功进行解码-Hamming receiver using fpga serial port and can successfully decode
<武鹏> 在 2025-02-28 上传 | 大小：347kb | 下载：0

[VHDL编程] Altera_Quartus_SPI

说明：SPI on Quartus Altera witn testbensh simulation
<djawad> 在 2025-02-28 上传 | 大小：347kb | 下载：0

[VHDL编程] SPI_on-quartus

说明：spi master code for fpga quartus altera
<djawad> 在 2025-02-28 上传 | 大小：347kb | 下载：0

[VHDL编程] SPI-verilog

说明：spi master code for fpga quartus altera
<djawad> 在 2025-02-28 上传 | 大小：347kb | 下载：0

[VHDL编程] CPLD_LCD

说明：用verilog编写的1602显示屏的程序，通用性较强，测试平台是DE0-Written in verilog 1602 Display of the program, versatility is strong, the test platform is DE0
<黄俊> 在 2025-02-28 上传 | 大小：347kb | 下载：0

[VHDL编程] serialport_prj

说明：用cpld实现串口的功能，该串口在接收到数据后会自动发出-With cpld serial feature will automatically send the serial data is received after
<姜文> 在 2025-02-28 上传 | 大小：347kb | 下载：0

[VHDL编程] A8251

说明：Altera Quartus Megacore of A8251 (UART). Published by Altera for free after the IP Megacore portfolio has changed.
<Markus> 在 2025-02-28 上传 | 大小：347kb | 下载：0

[VHDL编程] hdlc

说明：HDLC通信协议，FPGA实现，包含源文件和仿真测试文件。-HDLC comunication
<lirui> 在 2025-02-28 上传 | 大小：347kb | 下载：0