[VHDL编程] CatchCadCoordinate

说明：捕获CAD中鼠表的位置坐标,用VS STADIO 开发 -catch mice CAD table position coordinates with the development of VS STADIO
<hg> 在 2025-02-28 上传 | 大小：347kb | 下载：0

[VHDL编程] FPGA_clk

说明：FPGA异步时钟设计中的同步策略，需要-FPGA design of asynchronous clock synchronization strategy, the need for
<火冰> 在 2025-02-28 上传 | 大小：347kb | 下载：0

[VHDL编程] verilogdesign

说明：包含大量得实例,用于学习verilog语言.-Contains a large number of examples for learning Verilog language.
<dong> 在 2025-02-28 上传 | 大小：347kb | 下载：0

[VHDL编程] lwip

说明：本代码是实现了lwip协议栈,可以移植到其他类型的嵌如式操作系统上-This code is to achieve a lwIP protocol stack can be ported to other types of embedded operating systems such as the type
<张日> 在 2025-02-28 上传 | 大小：347kb | 下载：0

[VHDL编程] serial

说明：本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。 程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控制器，10个bit是1位起始位，8个数据位，1个结束位。 串口的波特律由程序中定义的div_par参数决定，更改该参数可以实现相应的波特率。程序当前设定的div_par 的值 是0x104，对应的波特率是9600。用一个8倍波特率的时钟将发送或接受每一位bi
<> 在 2025-02-28 上传 | 大小：346kb | 下载：0

[VHDL编程] CNT6

说明：用vhdl实现六位数值加法，用quartus||实现编译下载-Using vhdl six numerical addition, with the quartus | | realized compiled download
<kempwangkai> 在 2025-02-28 上传 | 大小：346kb | 下载：0

[VHDL编程] SPI

说明：spi master code for fpga quartus altera
<djawad> 在 2025-02-28 上传 | 大小：346kb | 下载：0

[VHDL编程] claadder

说明：4 Bit Carry Look Ahead Adder in Verilog.
<KinKer> 在 2025-02-28 上传 | 大小：346kb | 下载：0

[VHDL编程] Verilog-HDL-based-signal-generator

说明：应用Verilog进行编写四种波形发生的程序，并结合DE2板与DVCC实验板上的D/A转换器在示波器显示出波形。初步了解Verilog的编程及DE2板的应用，加强对其的实际应用操作能力。-Verilog waveform application process for the preparation of the four occurred, combined with D DE2 board and DVCC experimental
<秦雯> 在 2025-02-28 上传 | 大小：346kb | 下载：0

[VHDL编程] Verilog-language-in-ASIC-design

说明：Inout bidirectional port programming based on Verilog language in ASIC design
<刘权> 在 2025-02-28 上传 | 大小：346kb | 下载：0

[VHDL编程] ALU

说明：This code contains three architech for only entity
<Hung> 在 2025-02-28 上传 | 大小：346kb | 下载：0

[VHDL编程] ARINC429航空总线协议标准

说明：429总线，协议及相关介绍，机载航电设备通讯总线(FPGA implementation ARINC429 protocol using verilog HDL to do a complete ARINC429 communication transceiver protocol,)
<shukuang > 在 2025-02-28 上传 | 大小：346kb | 下载：0