资源列表

« 1 2 ... .27 .28 .29 .30 .31 2632.33 .34 .35 .36 .37 ... 4311 »

[VHDL编程micro uart

说明:硬件uart源程序verilog HDL,即相关文档-hardware UART Verilog HDL source, that the relevant documents
<陈正一> 在 2025-03-01 上传 | 大小:335kb | 下载:0

[VHDL编程KPCSMII

说明:Xillinx 的8位MCU软核的源代码,可在VertexII上运行,对CPU设计人员有很*意义-Xillinx the eight MCU soft-core source code can be run in VertexII. CPU designers to have great reference value
<cloud> 在 2025-03-01 上传 | 大小:335kb | 下载:0

[VHDL编程memoryuse

说明:Verilog HDL语言在FPGA实现中的存储器的使用详细说明-Verilog HDL language in the FPGA memory of the use of detailed
<文俊> 在 2025-03-01 上传 | 大小:335kb | 下载:0

[VHDL编程VHDL100li

说明:VHDL 100例,描述VHDL的重要应用,实用的例子.-VHDL 100 cases, important applications of VHDL descr iption, practical examples.
<彭茄恩> 在 2025-03-01 上传 | 大小:335kb | 下载:0

[VHDL编程measure

说明:用VHDL语言编写一个状态机电路,可实现对脉宽的测量-VHDL language with a state of electrical and mechanical way, enabling the measurement of the pulse width
<胡一> 在 2025-03-01 上传 | 大小:335kb | 下载:0

[VHDL编程LAB27

说明:基于FPGA的1K分频模块,输入为24MHZ的时钟信号-1K points frequency FPGA-based modules, the clock signal input 24MHZ
<客家话> 在 2025-03-01 上传 | 大小:335kb | 下载:0

[VHDL编程fpu_v19

说明:Floating Point Multiplier in VHDL
<shanmuga raja> 在 2025-03-01 上传 | 大小:335kb | 下载:0

[VHDL编程pojie

说明:quartus II中文用户教程Quartus II 中文用户指-wu
<lh> 在 2025-03-01 上传 | 大小:335kb | 下载:0

[VHDL编程verilog_rs232

说明:用verilog实现串行口UART控制器,适用于XILINX器件-verilog UART controller
<bigchop ma> 在 2025-03-01 上传 | 大小:335kb | 下载:0

[VHDL编程DE2_LCM_CCD

说明:DE2开发板上用DC2模块和LCM模块实现的数字照相机源代码-DE2 development board with the module and the LCM module DC2 Digital Camera Source
<caizuhong> 在 2025-03-01 上传 | 大小:335kb | 下载:1

[VHDL编程project2

说明:关于verilog有限状态机的设计,可以供初学者对有限状态机的设计有初步了解-About verilog finite state machine design, finite state machine for beginners to have a preliminary understanding of the design
<mike> 在 2025-03-01 上传 | 大小:334kb | 下载:0

[VHDL编程滤波器实验报告

说明:设计一个 1MHz 的 FIR 低通滤波器。 要求: ① 时钟信号频率 16MHz; ② 输入信号位宽 8bits,符号速率 16MHz ③ 要求在 Matlab 软件中进行 FIR 滤波器浮点和定点仿真,并确定 FIR 滤波器抽头系数 ④ 写出测试仿真程序。(Design a 1MHz FIR low pass filter. Requirements: (1) clock signal frequency 16MH
<羊羊驼> 在 2025-03-01 上传 | 大小:334kb | 下载:1
« 1 2 ... .27 .28 .29 .30 .31 2632.33 .34 .35 .36 .37 ... 4311 »

源码中国 www.ymcn.org