资源列表
[VHDL编程] modelsim_6.3f_6.4b_6.5_crck
说明:目前这个生成的key在modelsim se 6.3f 6.4b 6.5测试没问题。因为这几个版本是我逐步升级的,应该说从6.3f~6.5的都可以用。测试环境为windows xp sp3. vista没有测试。按理说是一样的。使用过程中遇到的一些问题的解决办法关于key里面生成中文字符的情况产生原因是,windows当前用户名和主机名是中文,修改之后重新生成一次。在安装的时候要设置环境变量LM_LICENSE_FILE,指向lince<yanghong> 在 2025-03-05 上传 | 大小:301kb | 下载:0
[VHDL编程] jiyuchuankoujishu
说明:计算机在HDL语言下实现串口技术,UART相关资料-BASIC IN HDL language,chuankou jishu<tongchao> 在 2025-03-05 上传 | 大小:301kb | 下载:0
[VHDL编程] ddr2_sdram
说明:xilinx spartan2 fpgaddr2控制代码,使用verilog编写,可综合-xilinx spartan2 fpgaddr2 control code, using verilog preparation, can be integrated<ioo> 在 2025-03-05 上传 | 大小:301kb | 下载:0
[VHDL编程] lcd_1602_v
说明:基于FPGA的1602显示程序,端口管脚已经设置好,拱大家学习-FPGA-based display program 1602, the port pin has been set up, we learn arch<陈明风> 在 2025-03-05 上传 | 大小:301kb | 下载:0
[VHDL编程] fpga0023202323
说明:FPGA时序分析说明。对于高速时钟设计中的时序分析与约束有帮助-FPGA,TIME<lzz> 在 2025-03-05 上传 | 大小:301kb | 下载:0
[VHDL编程] lab3_group27
说明:数字电路的基本门,有register,fulladder,还有一个洗衣机的控制程序-The basic digital circuit gates, register, fulladder, there is a washing machine control program<都是> 在 2025-03-05 上传 | 大小:301kb | 下载:0
[VHDL编程] hamming_encodeadecode
说明:用Verilog语言编写的对m序列进行汉明码编译码的程序。具体实现为产生m序列后对其进行(7,4)汉明码编码并加错,然后将其纠错译码并输出,详细过程见仿真。-Written by Verilog m sequence of procedures for coding and decoding Hamming codes. Concrete realization of m sequence to produce its (7,4) ha<周杰奏> 在 2025-03-05 上传 | 大小:301kb | 下载:1