[VHDL编程] Verilog-for-special-ciucuit-design-

说明：华为内部员工学习资料，对于想进华为的朋友会有很大帮助。-The internal staff s learning materials in huawei is more helpfull for someone who want to go to huawei.
<丁小娇> 在 2025-03-11 上传 | 大小：262kb | 下载：0

[VHDL编程] sequential-detactor

说明：本次例程包括七阶伪随机序列发生器、序列码检测器，奇偶校验器、CRC（循环冗余）校验器，并附有FPGA的代码和仿真。-The routines including seven order pseudo-random sequence generator, sequence yards detector, parity validator, CRC (cyclic redundancy) validator, and with FPGA c
<明晓昕> 在 2025-03-11 上传 | 大小：262kb | 下载：0

[VHDL编程] Verilog-practice-and-to-explain

说明：《Verilog练习和讲解.pdf》一个入门级很好的Verilog语言讲解与练习-"Verilog exercises and explain. Pdf" a good entry-level Verilog language to explain and practice
<lujianlin> 在 2025-03-11 上传 | 大小：262kb | 下载：0

[VHDL编程] juanji2

说明：本程序是在Xilinx ISE上编写的，它完成（2,1,6）卷积码的译码工作。里面有源程序和用以仿真的测试文件-The program is written on Xilinx ISE, it completed (2,1,6) convolutional code decoding. Source and for the simulation of the test file inside
<杨招泳> 在 2025-03-11 上传 | 大小：262kb | 下载：1

[VHDL编程] keyscan

说明：本程序是用VHDL实现的键盘扫描程序，已调试通过的，大家可以下载作为参考。-This program is a keyboard scanner using VHDL debugging through, you can download as a reference.
<工程师> 在 2025-03-11 上传 | 大小：262kb | 下载：0

[VHDL编程] 246

说明：偶数分频器 可移植 下载试验已经成功 原工程文件-Trials have been successful even divider can be transplanted Download
<赵音> 在 2025-03-11 上传 | 大小：262kb | 下载：0

[VHDL编程] f_adder

说明：该工程描述的是一位全加器，可以用此作为基础，搭建多位全加器-The project descr iption is a full adder can use this as a basis to build a number of full adder
<范泛> 在 2025-03-11 上传 | 大小：262kb | 下载：0

[VHDL编程] LED

说明：流水灯，实现几个led灯 的轮流点亮，可以控制速度。-Water lights, led lights to achieve a few turns lit, you can control the speed.
<charley> 在 2025-03-11 上传 | 大小：262kb | 下载：0

[VHDL编程] tringular

说明：triangular wave in VHDL
<Ajay Kumar> 在 2025-03-11 上传 | 大小：262kb | 下载：0

[VHDL编程] clock

说明：秒表，含24进制时钟和60进制的分钟和秒钟-Stopwatch, clock with 24 hex and 60 hex minutes and seconds
<张琳> 在 2025-03-11 上传 | 大小：262kb | 下载：0

[VHDL编程] spi_dac_ad7394_ad7395.v

说明：Verilog code of SPI configurator for DAC AD7394 and AD7395
<gmind> 在 2025-03-11 上传 | 大小：262kb | 下载：0

[VHDL编程] chengfaqi

说明：完成该3位3位的乘法器,把乘法问题转化为逻辑“与”运算和加法运算。-The completion of the 3 3 bit multipliers, the multiplication problem is transformed into a logic and operation and the addition operation.
<123> 在 2025-03-11 上传 | 大小：262kb | 下载：0