[VHDL编程] AD0804_FPGA_VHDL

说明：
<张焱> 在 2025-03-11 上传 | 大小：262kb | 下载：0

[VHDL编程] 2HDL

说明：给大家上传一本非常好的关于verilog-hdl的电子书，实用，易懂，易学。此为第二章-Give us a very good upload on verilog-hdl of e-books, practical, easy-to-understand, easy to learn. This is the second chapter
<徐振华> 在 2025-03-11 上传 | 大小：262kb | 下载：0

[VHDL编程] sine

说明：chdl 64位计数器，利用mif格式文件产生正弦波。可以在fpga模拟正弦波-chdl 64 bit counter, using sine wave generated mif format. Sine wave can be simulated in FPGA
<yyqdian> 在 2025-03-11 上传 | 大小：262kb | 下载：0

[VHDL编程] prbsforip

说明：本文设计了一种简捷而又高效的伪随机序列产生方法，最后通过统计对比，说名这种方法产生的随机序列不仅周期长 还具有两好的随机特性-This paper designed a simple and efficient method for the selection of pseudo-random sequence, and finally through statistical comparison, saying that this
<5656> 在 2025-03-11 上传 | 大小：262kb | 下载：0

[VHDL编程] 002

说明：这是初学者学习verilog硬件描述语言很好的资料，这是第二章-study verilog
<ray> 在 2025-03-11 上传 | 大小：262kb | 下载：0

[VHDL编程] are_you_pld_metastable

说明：cypresss出品的，讲述FPGA 亚稳态 问题的好资料。阐述清晰到位。 -Metastable problem solution by Cypresss
<seiya> 在 2025-03-11 上传 | 大小：262kb | 下载：0

[VHDL编程] aib-01017-soc-fpga-overview

说明：Altera SOC platform overview for Stratix-V, ArriaV FPGA families, with ARM Cortex A9 Dual COre Hard Macro embedded. This is a seminar document, attended in May 2013
<pippo17> 在 2025-03-11 上传 | 大小：261kb | 下载：0

[VHDL编程] CD-ROM-code-(vhdl)

说明：数字信号处理的fpga实现 第2版-光盘代码(vhdl)-Fpga implementation of digital signal processing 2nd Edition- CD-ROM code (vhdl)
<周诚> 在 2025-03-11 上传 | 大小：261kb | 下载：0

[VHDL编程] XAPP496---Memory

说明：基于FPGA的内存设计资料，能给FPGA方便的使用DDR做很好的准备，很好的资源啊！-FPGA-based memory design information, ease of use give FPGA DDR do good preparation, good resource ah!
<李广> 在 2025-03-11 上传 | 大小：261kb | 下载：0

[VHDL编程] ahb_system_generator_latest.tar

说明：AHB system generator. This file is a part of a system generator for AHB system. it is VHDL code for the AMBA arbiter.
<Uthman> 在 2025-03-11 上传 | 大小：261kb | 下载：0

[VHDL编程] m0_array_Serial_to_parallel

说明：采用m序列产生随机序列，然后通过对其进行串转并的转换输出8位，连接AD0832可以观察到噪声。-The m sequence is used to generate random sequence, and then through the serial to turn and the output of 8 bits, the connection of ad0832 can be observed in noise.
<张琼> 在 2025-03-11 上传 | 大小：261kb | 下载：0

[VHDL编程] Verilog典型电路设计_华为

说明：Verilog典型电路设计,学习价值较高。(Verilog typical circuit design, learning value is higher.)
<我法提了> 在 2025-03-11 上传 | 大小：261kb | 下载：0