[VHDL编程] FPGA_LMS

说明：VHDL写的LMS算法程序。利用本地正弦信号，根据LMS算法对输入信号进行跟踪。用以产生和输入信号同频同相的本地信号。-VHDL LMS algorithm written procedures. The use of local sinusoidal signal, according to the LMS algorithm for tracking the input signal. Used to produce and the
<黄鹤> 在 2025-03-11 上传 | 大小：264kb | 下载：1

[VHDL编程] cpu86model

说明：关于8086的软核fpga代码，可以直接再fpag的开发板上调试，好用而且是免费的-on the 8086 soft-core fpga code can then direct the development fpag board debugging, handy and free
<赵春生> 在 2025-03-11 上传 | 大小：264kb | 下载：1

[VHDL编程] people4

说明：这是我自己写的4人表决器源码，在xilinx Spartan3E 上已经调试成功，拿出来与大家分享！-that I wrote four voting machine source code, In xilinx Spartan3E debugging has been successful, with the show to share with you!
<许的开> 在 2025-03-11 上传 | 大小：264kb | 下载：0

[VHDL编程] The-FPGA--fractional-divider

说明：The FPGA-based realization of the fractional divider
<马俊汉> 在 2025-03-11 上传 | 大小：263kb | 下载：0

[VHDL编程] project3_1

说明：逐次进位加法器，HDl verilog语言编写，能在DE2上运行-Successive carry adder, HDl verilog language, able to run on the DE2
<董凯明> 在 2025-03-11 上传 | 大小：263kb | 下载：0

[VHDL编程] 296517dcm

说明：基于ISE 12.4的IP 核调用 DCM 其功能是将开发板上的系统时钟变为任意的所需时钟 适合初学者学习-ISE 12.4 IP core based on DCM and its function is to call the board will develop into any desired system clock clock for beginners to learn
<付神九> 在 2025-03-11 上传 | 大小：263kb | 下载：0

[VHDL编程] ledtest

说明：4个8*8的点阵组合成一个16*16点阵，让其显示汉字 verilog语言 学习交流-Combination of four 8* 8 dot matrix into a 16* 16 dot matrix display Chinese characters allowed verilog language learning exchanges
<yangjunyan> 在 2025-03-11 上传 | 大小：263kb | 下载：0

[VHDL编程] 55

说明：基础实验_06_优先译码器 ：优先译码器-Experimental basis _06_ priority decoder: Priority Decoder
<luhairong> 在 2025-03-11 上传 | 大小：263kb | 下载：0

[VHDL编程] seven-segment-encoder

说明：七段译码器，实现七段译码器的显示功能，使用VHDL语言写成-seven-segment encoder
<hp> 在 2025-03-11 上传 | 大小：263kb | 下载：0

[VHDL编程] Uart_to_bus

说明：The UART to Bus IP Core is a simple command parser that can be used to access an internal bus via a UART interface. The parser supports two modes of operation: text mode commands and binary mode commands. Text mode comma
<borhan> 在 2025-03-11 上传 | 大小：263kb | 下载：0

[VHDL编程] Verilog典型电路设计-华为

说明：华为 verilog教程 典型电路设计 verilog语言 FPGA(FPGA Typical circuit design)
<headachebill > 在 2025-03-11 上传 | 大小：263kb | 下载：0

[VHDL编程] counter

说明：计数器的实现。可用于各种密码算法中需要的计数器，编译正确，波形正确可直接使用。(Counter implementation. It can be used for counters needed in various cryptographic algorithms, compiled correctly, and the waveforms can be used directly.)
<VIRTUAL田> 在 2025-03-11 上传 | 大小：263kb | 下载：0