[VHDL编程] 基于VHDL 语言的AöD 采样控制器设计

说明：
<ljs183> 在 2009-04-04 上传 | 大小：250.08kb | 下载：0

[VHDL编程] dynamic_display

说明：4 digital LED dynamic display的Verilog HDL源代码，它能动态的显示4位数，为FPGA 的DEBUG 提供便利，非常经典，简单易懂，并且经过了Modelsim/ISE/FPGA(XC3S250ETQ144)验证和实现，好的行为模型就应该大家分享。-4 digital LED dynamic display of the Verilog HDL source code, it can dynamical
<name> 在 2025-03-13 上传 | 大小：251kb | 下载：0

[VHDL编程] ssz

说明：数字钟，用VHDL写的各个模块，顶层用图形编辑，在实验箱上完全通过-Digital clock, using VHDL written by various modules, top-level graphics editing, in the experimental box completely through
<kevin liu> 在 2025-03-13 上传 | 大小：251kb | 下载：0

[VHDL编程] DDS_VHDL

说明：dds 用vhdl语言写成，可以看看！dds dds dds-dds vhdl
<ma> 在 2025-03-13 上传 | 大小：251kb | 下载：0

[VHDL编程] ps2_verilog

说明：用Quartus II 7.2 开发的ps2键盘与计算机串口通讯的程序-Quartus II 7.2 with the development of the ps2 keyboard and the computer serial port communication program
<xly> 在 2025-03-13 上传 | 大小：251kb | 下载：0

[VHDL编程] FPGAoptimal

说明：基于ALtera公司的若干款FPGA的调试经验，对初学者有重要价值-ALtera a number of sections based on the company' s FPGA debugging experience, great value for beginners
<武忡波> 在 2025-03-13 上传 | 大小：251kb | 下载：0

[VHDL编程] paomadenghe60jinzhi

说明：一个用VHDL编写的跑马灯程序和60进制计数器的程序，一个是自己设计的一个是老师要求，都在实验箱上验证成功，希望对大家有所帮助。-Marquee with a program written in VHDL, and 60 binary counter program, one designed by one teacher asked, are in the experimental boxes proved to be succes
<zhangliang> 在 2025-03-13 上传 | 大小：251kb | 下载：0

[VHDL编程] uart_Rx

说明：在Xilinx的SP605开发板上实现了FPGA接收数据的串口通讯，接收数据是Led会亮，没有接收数据的时候灯是灭的。-Xilinx SP605 development board FPGA receives serial data communication receive data Led lights not receive data when the lights are off.
<曹荣丽> 在 2025-03-13 上传 | 大小：250kb | 下载：0

[VHDL编程] 33

说明：基础实验_04_优先编码器 ：8位输入3位输出高位优先-Experimental basis _04_ priority encoder: 8 input 3 output high priority
<luhairong> 在 2025-03-13 上传 | 大小：250kb | 下载：0

[VHDL编程] sp6ex7

说明：经典模式流水灯实验，拨码开关SW3作为开关信 号，导航按键UP和DOWN作为LED流动方向控制信 号，实现8个LED开关、方向可控的流水灯功能。-Classic mode flow lamp experiment, dial the code switch SW3 as a switch letter Number, navigation buttons UP and DOWN as the LED flow directi
<chi> 在 2025-03-13 上传 | 大小：250kb | 下载：0

[VHDL编程] uartfifo

说明：串口通信例程，使用FIFO数据缓存。Verilog源码，基于FPGA的uart开发，加深理解。-uart communication
<曹振吉> 在 2025-03-13 上传 | 大小：250kb | 下载：0

[VHDL编程] SSI_Library

说明：SSI library, Logic gates verilog codes
<akoleyte> 在 2025-03-13 上传 | 大小：250kb | 下载：1