资源列表

« 1 2 ... .76 .77 .78 .79 .80 2381.82 .83 .84 .85 .86 ... 4311 »

[VHDL编程DDR3_user_design

说明:在Xilinx开发环境ISE13.2上用MIG产生的DDR3 SDRAM控制器,里面生成了Core,可用于DDR3读写控制-On the Xilinx development environment ISE13.2 generated with MIG DDR3 SDRAM controller, which generates the Core, DDR3 can be used to read and write control
<吴言> 在 2025-03-15 上传 | 大小:238kb | 下载:0

[VHDL编程the-capture-of-the-camera

说明:用FPGA来实现摄像头的捕捉和采集,源代码-FPGA to implement the capture and collection of the camera
<初昀> 在 2025-03-15 上传 | 大小:238kb | 下载:0

[VHDL编程Seven_vote

说明:在Quartus环境下verilog编写的一个7位投票器,拥有主持人的控制端口-Quartus environment Verilog prepared a seven vote, with the host control port
<voldemortqq> 在 2025-03-15 上传 | 大小:238kb | 下载:0

[VHDL编程01.BTN_LED_Nexys3

说明:内容是关于FPGA的verilog和VHDL的程序,都是基于硬件项目的小程序-Program on the FPGA VHDL and Verilog, are based on a hardware project procedures
<唯夕> 在 2025-03-15 上传 | 大小:238kb | 下载:0

[VHDL编程automat

说明:自动贩卖机简单编码,VHDL语言编程。-failed to translate
<庞凯> 在 2025-03-15 上传 | 大小:238kb | 下载:0

[VHDL编程project4_1

说明:D触发器门级实现,有异步复位置位,HDl verilog语言编写,能在DE2上运行-D flip-flop gate-level implementation, there are asynchronous Reset_Set, HDl verilog language, able to run on the DE2
<董凯明> 在 2025-03-15 上传 | 大小:238kb | 下载:0

[VHDL编程clock_gating

说明:在FPGA里运用Verilog HDL编写实现门控时钟,而不产生毛刺-In the FPGA using Verilog HDL prepared to achieve clock gating, without glitches
<姜敏敏> 在 2025-03-15 上传 | 大小:238kb | 下载:0

[VHDL编程2dpsk_mod

说明:二进制差分相移键控调制的FPGA实现 采用Quartus原理图与VerilogHDL混合设计-Binary differential phase shift keying modulation with FPGA using Quartus mixed design schematic and VerilogHDL
<bsyy> 在 2025-03-15 上传 | 大小:238kb | 下载:0

[VHDL编程key-control-shumaguan

说明:按键 控制 数码管的 verilog程序 ! 代码简单,适合初学者 !-Buttons control the digital control verilog program! Code is simple, suitable for beginners!
<Narainel> 在 2025-03-15 上传 | 大小:238kb | 下载:0

[VHDL编程Example1

说明:一款简单的出租车计费器的VHDL小程序,里程小于1Km是显示基价,超过另外计费-A simple VHDL taxi meter is a small program, mileage is a base price of less than 1Km over another billing
<卢进> 在 2025-03-15 上传 | 大小:238kb | 下载:0

[VHDL编程pwm

说明:VERILOG 学习第一课,输出一定占空比方波-VERILOG learn the first lesson, a certain duty cycle square wave output
<YSH> 在 2025-03-15 上传 | 大小:238kb | 下载:0

[VHDL编程irigb_quartusii

说明:irigb码,b码的quartus ii实现,自动产生b码。irigb code, quartus ii b code implementations, automatic code generation b.-irigb code, quartus ii b code implementations, automatic code generation b.
<houjiajun> 在 2025-03-15 上传 | 大小:238kb | 下载:0
« 1 2 ... .76 .77 .78 .79 .80 2381.82 .83 .84 .85 .86 ... 4311 »

源码中国 www.ymcn.org