资源列表

« 1 2 ... .45 .46 .47 .48 .49 2350.51 .52 .53 .54 .55 ... 4311 »

[VHDL编程7_4859_1

说明:卡内基梅陇大学verilog课程讲义,希望大家能够喜欢!-Verilog University of Paisley and Adams Carnegie Course Training Manual, we hope to love!
<张新> 在 2025-03-16 上传 | 大小:229kb | 下载:0

[VHDL编程verilog

说明:卡内基梅陇大学verilog课程讲义.pdf,是verilog 学习者非常实用的优秀资源-Carnegie University Meilong Verilog Course Training Manual. Pdf, is very useful Verilog learners excellent resources
<孙强> 在 2025-03-16 上传 | 大小:229kb | 下载:0

[VHDL编程jiaotongdeng

说明:交通灯VHDL设计,所有程序和顶层逻辑图都有,编译已通过,管脚分配可按实际分配-VHDL design of traffic lights, all the procedures and have a top-level logic diagram, the compiler has passed, according to the actual distribution of pin allocation
<zhang> 在 2025-03-16 上传 | 大小:229kb | 下载:0

[VHDL编程The_Verilog_Hardware_Description_Language

说明:初学者学习verilog语言的启蒙读本,阅读容易-Beginners to learn Verilog language Enlightenment Reader, easy to read
<谷牧> 在 2025-03-16 上传 | 大小:229kb | 下载:0

[VHDL编程verilog7

说明:2對4解多工可以用來擴充至4對8解多工經硬體驗證過可用-2 pairs of 4 multi-tasking solution can be used to expand the solution to 4 to 8 multi-tasking experience certified by the hardware available
<蔡宗翰> 在 2025-03-16 上传 | 大小:229kb | 下载:0

[VHDL编程usb_jtag

说明:FPGA、CPLD芯片的usb数据下载线,下载速度是并口的5位,内有原理图用程序-FPGA, CPLD chip usb data download lines, download speed is the parallel port of the five, with a schematic diagram of procedures in
<李聚光> 在 2025-03-16 上传 | 大小:229kb | 下载:0

[VHDL编程MaxPlusII

说明:MaxPlus II 简易用户使用入门指南,解释详尽,内容易懂-Simple user MaxPlus II Getting Started Guide to explain the detailed
<yol> 在 2025-03-16 上传 | 大小:229kb | 下载:0

[VHDL编程qda

说明:三路智力竞赛抢答器,利用VHDL设计抢答器的各个模块,并使用EDA 工具对各模块进行仿真验证。智力竞赛抢答器的设计分为四个模块:鉴别锁存模块;答题计时模块;抢答计分模块以及扫描显示模块。把各个模块整合后,通过电路的输入输出对应关系连接起来。设计成一个有如下功能的抢答器: (1)具有第一抢答信号的鉴别锁存功能。在主持人发出抢答指令后,若有参赛者按抢答器按钮,则该组指示灯亮,数码管显示出抢答者的组别。同时电路处于自锁状态,使其他组的抢答
<menglj> 在 2025-03-16 上传 | 大小:229kb | 下载:0

[VHDL编程johnson

说明:此代码实现约翰逊计数器,内容不多,注释详尽,供初学者使用。-Johnson counts
<柳攸> 在 2025-03-16 上传 | 大小:228kb | 下载:0

[VHDL编程T2_DIV

说明:对于学习分频器的VHDL学习有很大帮助,里面的资料挺好-Learning for learning VHDL divider helps a lot of very good inside information
<刘健> 在 2025-03-16 上传 | 大小:228kb | 下载:0

[VHDL编程Picface

说明:agrgwrgwrgrwrfgrwgwrgrwgg
<rwgrgw > 在 2025-03-16 上传 | 大小:228kb | 下载:0

[VHDL编程nhan 4 bit

说明:example about multiple booth 2 in vhdl
<tahuu> 在 2025-03-16 上传 | 大小:228kb | 下载:0
« 1 2 ... .45 .46 .47 .48 .49 2350.51 .52 .53 .54 .55 ... 4311 »

源码中国 www.ymcn.org