[VHDL编程] sram控制器

说明：基于nios ii 的sram控制器
<jinsam> 在 2010-10-21 上传 | 大小：213.34kb | 下载：0

[VHDL编程] quanjiaqi

说明：全加器的详细设计思路和用VHDL语言编写的详细源代码-increase for the whole of the detailed design ideas and the use of VHDL for preparing a detailed source code
<王为> 在 2025-03-20 上传 | 大小：214kb | 下载：0

[VHDL编程] RiscCPU8

说明：可综合的VerilogHDL设计实例: ---简化的RISC 8位CPU设计简介--- -VerilogHDL be integrated design example:--- simplified RISC 8 bit CPU design Introduction---
<hulin> 在 2025-03-20 上传 | 大小：214kb | 下载：0

[VHDL编程] SIN

说明：使用VHDL语言和CPLD芯片生成39KHz的信号-The use of VHDL language and CPLD chip 39KHz signal generated
<Beyond> 在 2025-03-20 上传 | 大小：214kb | 下载：0

[VHDL编程] aa

说明：xilinx环境下开发vhdl语言串行接口设计-Xilinx VHDL language development environment serial interface design
<wang> 在 2025-03-20 上传 | 大小：214kb | 下载：0

[VHDL编程] D

说明：FPGA VERILOG实现 D触发器 -FPGA VERILOG D flip-flop
<李冰> 在 2025-03-20 上传 | 大小：213kb | 下载：0

[VHDL编程] LCD1602

说明：verilog lcd1602 适合初学者-verilog lcd1602
<董辉辉> 在 2025-03-20 上传 | 大小：213kb | 下载：0

[VHDL编程] VERILOG_FAQ

说明：Verilog FAQ ------------ This document contains 97 frequently asked questions and their answers related to Verilog. It s for novice to Verilog. But it also useful for intermediate Verilog programmer.
<kkk> 在 2025-03-20 上传 | 大小：213kb | 下载：0

[VHDL编程] wu4g

说明：Wake up network layer for a Hardware based radio project, written in VHDL.
<inru> 在 2025-03-20 上传 | 大小：213kb | 下载：0

[VHDL编程] Lab-1

说明：Design and simulate D flip flop with reset button. Objectives Explore Modelsim through a simple circuit design.
<Amr> 在 2025-03-20 上传 | 大小：213kb | 下载：0

[VHDL编程] i2c_master_ip_for_nios

说明：i2c master ip for altera nios, add in qsys
<kevinfeng83> 在 2025-03-20 上传 | 大小：213kb | 下载：0

[VHDL编程] PLL

说明：本次的设计主要任务是学会调用锁相环 IP 核，并对其进行仿真， 具体要求如下：（1）熟练掌握调用锁相环 IP 核的详细步骤。将 50M 的时钟分成 20MHz 和 100MHz 两个时钟（2）对锁相环进行仿真，验证 调用的锁相环的正确性。(The main task of this design is to learn to call the phase-locked loop IP core.)
<小猪仔521> 在 2025-03-20 上传 | 大小：213kb | 下载：0