资源列表
[VHDL编程] The_entire_FPGA_design_flow_Modelsim_Synplify.Pro_
说明:详细的说明了FPGA设计的整个流程 FPGA设计全流程Modelsim>>Synplify.Pro>>ISE-Detailed descr iption of the FPGA design flow of the entire FPGA design flow full Modelsim> > Synplify.Pro> > ISE<张芸> 在 2025-03-20 上传 | 大小:213kb | 下载:0
[VHDL编程] FPGA-design
说明:FPGA设计全流程-软件综合使用、 -FPGA design of the whole process- the integrated use of software, FPGA design of the whole process- the integrated use of software,<王菲> 在 2025-03-20 上传 | 大小:213kb | 下载:0
[VHDL编程] FPGA_verilog
说明:资料包含无线通信FPGA设计代码,使用VERILOG语言编写-Information includes wireless communications, FPGA design code, the use of VERILOG language<lilei> 在 2025-03-20 上传 | 大小:213kb | 下载:0
[VHDL编程] FPGA_design_process
说明:FPGA 设计全流程:Modelsim>>Synplify.Pro>>ISE-FPGA design of the whole process: Modelsim>>Synplify.Pro>>ISE<lurker> 在 2025-03-20 上传 | 大小:213kb | 下载:0
[VHDL编程] FPGA_design_study
说明:Verylog HDL 程序,喜欢的朋友可以拿去看一下-Verylog HDL<TG> 在 2025-03-20 上传 | 大小:213kb | 下载:0
[VHDL编程] fpga_usb_serial_20091006.tar
说明:免费的usb2.0源码,支持Xilinx和Alteral的FPGA-USB2.0 free sources<goodbegun> 在 2025-03-20 上传 | 大小:213kb | 下载:0
[VHDL编程] Cordic-VHDL
说明:Cordic算法的VHDL实现,可作为函数调用的代码,节省自己的设计时间-Cordic algorithm VHDL implementation of the code as function calls, saving their own design time<赵擎天> 在 2025-03-20 上传 | 大小:213kb | 下载:0
[VHDL编程] FPGAdesign
说明:FPGA设计全流程 pdf格式电子文档 fpgadesign-FPGA design of the whole process of electronic documents fpgadesign pdf format<陈征> 在 2025-03-20 上传 | 大小:213kb | 下载:0
[VHDL编程] PWM-DCcontroller-design-on-FPGA
说明:基于FPGA的直流电机PWM控制器设计,利用FPGA芯片设计了直流电机PWM控制器-DC motor PWM controller design based on FPGA<> 在 2025-03-20 上传 | 大小:213kb | 下载:0