[VHDL编程] cpld_bus

说明：
<hamlemon> 在 2025-03-22 上传 | 大小：213kb | 下载：0

[VHDL编程] FPGAdesignstudy

说明：介绍了FPGA设计全流程 和一些简单的例子-introduced FPGA design the whole process and some simple examples
<谭建军> 在 2025-03-22 上传 | 大小：213kb | 下载：0

[VHDL编程] modelsim60keygen

说明：modsim6破解文件，FPGA开发设计文件资料-modsim6 crack documents, FPGA design development documents
<周鸿> 在 2025-03-22 上传 | 大小：213kb | 下载：0

[VHDL编程] FPGA

说明：FPGA设计全流程：Modelsim>>Synplify.Pro>>ISE 第一章 Modelsim编译Xilinx库 第二章 调用Xilinx CORE-Generator 第三章 使用Synplify.Pro综合HDL和内核 第四章 综合后的项目执行 第五章 不同类型结构的仿真-FPGA design of the whole process: Modelsim>> Synpl
<青岚之风> 在 2025-03-22 上传 | 大小：213kb | 下载：0

[VHDL编程] cunchuqi

说明：存储示波器，功能齐全通过验证，毕业设计用-Storage oscilloscope, a full-featured validated, graduation design
<刘明吉> 在 2025-03-22 上传 | 大小：213kb | 下载：0

[VHDL编程] led

说明：适用于FPGA初学者,一个流水灯的程序,用VERILOG语言写的.-Applicable to FPGA beginners, a procedure for light water, using the Verilog language.
<李> 在 2025-03-22 上传 | 大小：213kb | 下载：0

[VHDL编程] ByteBlasterII_en

说明：ALTERA下载线信息 快点下载吧 有用-ALTERA download line information quickly download it useful
<wangling> 在 2025-03-22 上传 | 大小：213kb | 下载：0

[VHDL编程] Xilinx_FPGA

说明：介绍了FPGA设计全流程：Modelsim>>Synplify.Pro>>ISE-Introduced the entire FPGA design process: Modelsim>> Synplify.Pro>> ISE
<chencheng> 在 2025-03-22 上传 | 大小：213kb | 下载：0

[VHDL编程] FPGA

说明：FPGA设计全流程.大家可以参考参考哦,可能对大家有所帮助哦-The entire FPGA design flow. Everyone can refer to reference Oh, may be helpful to everyone, oh
<liuling> 在 2025-03-22 上传 | 大小：213kb | 下载：0

[VHDL编程] VHDL_FPGA_design

说明：VHDL FPGA 设计流程，基本原理和方法，比较全面。-FPGA VHDL DESIGN
<dragon> 在 2025-03-22 上传 | 大小：213kb | 下载：0

[VHDL编程] DFF

说明：a vhdl source code for dff
<maleki > 在 2025-03-22 上传 | 大小：212kb | 下载：0

[VHDL编程] pipelined_fft_128_latest.tar

说明：RTL IMplementaion for the project
<Unnam > 在 2025-03-22 上传 | 大小：212kb | 下载：0