资源列表

« 1 2 ... .99 .00 .01 .02 .03 2104.05 .06 .07 .08 .09 ... 4311 »

[VHDL编程kechengjieshao

说明:美国2009xilinux公司的培训教程,该部分为课程介绍-U.S. 2009xilinux' s training course, part of the course introduces the
<gupingping> 在 2025-04-24 上传 | 大小:157kb | 下载:0

[VHDL编程EDA2

说明:模可变计数器的设计:设置一位控制位M,要求M=0,模23计数;M=1,模109计数;计数结果用动态数码管表示。-Die Variable Counter Design: Setting a control bit M, requires M = 0, module 23 counts M = 1, module 109 counts count the results of dynamic digital control said.
<周旋> 在 2025-04-24 上传 | 大小:157kb | 下载:0

[VHDL编程Traffic_light

说明:this code for traffic lights system which is very widely used here.hope the code helps-this is code for traffic lights system which is very widely used here.hope the code helps
<sh> 在 2025-04-24 上传 | 大小:157kb | 下载:0

[VHDL编程fanquzheng

说明:计算机反取证技术研究嘿嘿 ,供出给大家学习-Computer Anti-Forensics, confessed to them to learn
<pow78781> 在 2025-04-24 上传 | 大小:157kb | 下载:0

[VHDL编程barvol

说明:vhdl of sound and implemnt it-vhdl of sound and implemnt it
<elishba> 在 2025-04-24 上传 | 大小:157kb | 下载:0

[VHDL编程dvf

说明:基于VHDL语言关于分频器进行基本设计,简单易懂-Divider based on VHDL, the basic design, easy to understand
<孙莉萍> 在 2025-04-24 上传 | 大小:157kb | 下载:0

[VHDL编程spectre-verilog-simulation

说明:用SpectreVerilog进行模数混仿,是进行数模混合仿真的基础教程,文档有例子。-Mixed with the analog to digital SpectreVerilog simulation, is the mixed analog-digital simulation based tutorials, documentation, there are examples.
<rodgersli> 在 2025-04-24 上传 | 大小:157kb | 下载:0

[VHDL编程VHDL

说明:VHDL指导书籍,可以让读者对VHDL有比较深刻的理解和认识-VHDL guide books, allowing readers to VHDL have a deeper understanding and awareness
<姜慈航> 在 2025-04-24 上传 | 大小:157kb | 下载:0

[VHDL编程BD63860

说明:步进电机驱动器BD63860及应用,可以用来稳定驱动2相步进电机。-Stepper motor driver BD63860 and applications, can be used to stabilize drive 2-phase stepper motor.
<邵里强> 在 2025-04-24 上传 | 大小:157kb | 下载:0

[VHDL编程PL_FSK

说明:实现FSK调制,用quarter进行仿真-FSK modulation
<朱捷> 在 2025-04-24 上传 | 大小:157kb | 下载:0

[VHDL编程clock

说明:本设计主要研究基于FPGA的数字钟,要求时间以24小时为一个周期,显示年、月、日、时、分、秒。具有校时以及报时功能,可以对年、月、日、时、分及秒进行单独校对,使其校正到标准时间。-This design is the main research based on FPGA digital clock, required time to 24 hours for a cycle, display date and time, minute
<张伟> 在 2025-04-24 上传 | 大小:157kb | 下载:0

[VHDL编程music-playing-

说明:根据乐曲演奏电路的原理,用VHDL实现乐曲的演奏-According to circuit theory of music playing to achieve the music playing in VHDL
<lyyua> 在 2025-04-24 上传 | 大小:157kb | 下载:0
« 1 2 ... .99 .00 .01 .02 .03 2104.05 .06 .07 .08 .09 ... 4311 »

源码中国 www.ymcn.org