资源列表
[VHDL编程] Whats-New-in-CORE-Generator-and-IP
说明:ise13.1中有什么新的ip核和资源,希望用ise的朋友能好好看看。-ise13.1 What' s new in the ip nuclear and resources in the hope that friends can have a good look at ise.<飞飞> 在 2025-04-24 上传 | 大小:8kb | 下载:0
[VHDL编程] SDR_SDRAM_IP
说明:SDR SDRAM 控制器,Altera官网重要资料。内涵说明文档,和VHDL与Verilog两种设计IP。-SDR SDRAM controller from Altera<peteryu010> 在 2025-04-24 上传 | 大小:2.25mb | 下载:0
[VHDL编程] 5_5-filter
说明:5×5滤波器,使用Xilinx的Sytem Generator For DSP实现。滤波效果显著。-5 x5 filter, use the Generator Xilinx Sytem For DSP realized. Filtering effect is remarkable.<helloasong> 在 2025-04-24 上传 | 大小:159kb | 下载:0