资源列表
[VHDL编程] AlteraFPGA
说明:altera的几种新型的FPGA的配置方法和使用心得-altera several new FPGA configuration methods and the use of experience<> 在 2025-04-24 上传 | 大小:156kb | 下载:0
[VHDL编程] XilinxOneWireInterface
说明:Xilinx公司的1 wire接口HDL源代码,可以用来读取1 wire的rom。-Xilinx Inc. 1 wire interface to HDL source code, can be used to read the 1 wire in the rom.<YongZhiLi> 在 2025-04-24 上传 | 大小:156kb | 下载:0
[VHDL编程] verilog_exsample
说明:verilog入门学习代码,保证让你一看就会用VERIOLG-Introduction to learning verilog code, ensure that you will use VERIOLG a look<lys> 在 2025-04-24 上传 | 大小:156kb | 下载:0