[VHDL编程] hadder

说明：这是一个8位全加器，利用vhdl完成了电路的构成，-this is a 8 bit adder,
<朱金涛> 在 2025-04-24 上传 | 大小：155kb | 下载：0

[VHDL编程] RISC

说明：source and benchmark test for the registery parts of a RISC processor-source and benchmark test for the registery parts of a RISC processor
<radproject> 在 2025-04-24 上传 | 大小：155kb | 下载：0

[VHDL编程] my-favorite-dc-primetime-tcl-tricks

说明：静态时序分析工具，比较好的文档资料，看看就知道比较好-sta training
<yoarst> 在 2025-04-24 上传 | 大小：155kb | 下载：0

[VHDL编程] VHDLexamples

说明：it is a crytography program to convert a file to encrypted data
<ajit> 在 2025-04-24 上传 | 大小：155kb | 下载：0

[VHDL编程] freq_divider

说明：8bit分频器，最高256*2=512 分频，使用emacs编写源文件，iverilog仿真通过-8bit divider, the maximum 256* 2 = 512 min frequency, use emacs to prepare source file, iverilog simulation success
<孙斌> 在 2025-04-24 上传 | 大小：155kb | 下载：2

[VHDL编程] 2

说明：介绍一种软件实现分频器和32位计数器，采用可编程逻辑芯片，运用verilog语言设计出一种分频器和32位计数器 -Introduce a software implementation of divider and 32-bit counter, using programmable logic chips, using verilog language to design a divider and 32-bit counter
<xxx> 在 2025-04-24 上传 | 大小：155kb | 下载：0

[VHDL编程] turbodecoder

说明：用vhdl实现turbo码的迭代解码，转某N人的程序-Using vhdl implementation of iterative decoding turbo codes, transfer of a person' s procedures for N
<deng> 在 2025-04-24 上传 | 大小：155kb | 下载：0

[VHDL编程] counter

说明： 基础的计数器，对于新手来说也许会用的着。可作为基本子程序使用-Based counter, for the novice may use the. Can be used as a basic subroutine
<ad> 在 2025-04-24 上传 | 大小：155kb | 下载：0

[VHDL编程] source

说明：《Verilog HDL程序设计教程》程序例子 带说明。对于要精通学习Verilog HDL者，有重要的帮助作用，里面全是源代码，供大家学习参考。-" Verilog HDL Programming Guide" program example with instructions. For those who want to master learning Verilog HDL, there is a great h
<马利> 在 2025-04-24 上传 | 大小：155kb | 下载：0

[VHDL编程] cpldkeyboard

说明：cpld利用学习机键盘输入数据，并在数码管显示出来，而且数码管显示位置可以选择-cpld use of learning machine keyboard input data and displayed in the digital control and digital display location option
<胡顺章> 在 2025-04-24 上传 | 大小：155kb | 下载：0

[VHDL编程] elevator

说明：用verylog编的电梯控制程序,适用初学者练习实用verylog语言。-Program for elevator controling by using verylog HDL
<Rick> 在 2025-04-24 上传 | 大小：155kb | 下载：0

[VHDL编程] Shiftregister

说明：A simple realisation code of a shift register written on VHDL in Quartus II for Cyclone II. The programm can store or shift the input data to left or right depending on which mode is chosen.Can be useful for the students
<Dave> 在 2025-04-24 上传 | 大小：155kb | 下载：0